JPS61248103A - 非線型補償用制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル制御システムにおけるアクチュエ
ータの非線型入出力特性の補償を行なう回路に関する。

〔従来の技術〕

ディジタル制御システムにおいて、マイクログロセ、す
等からなるディジタル制御演算器からのディジタルデー
タに応じて、モータ、油圧機器等のアクチュエータを制
御する必要がある。アクチュエータはアナログ信号を入
力として動作するため、前記ディジタル制御演算器から
のディジタルデータをアナログ信号に変換する必要があ
る。このため、前記ディジタル制御演算器とアクチー二
一夕との間にディジタル・アナログ変換機能を有する制
御回路が設けられる。

モータ、油圧機器等のアクチュエータの動作は。

一般に、入力信号に対して線型ではなく、不感帯。

飽和特性等の非線型要素をもっている。即ち、アクチュ
エータは、非線型入出力特性を有している。

ディノタル制御システムの構成にあたっては、非＋Ｉ！
Ｗ入出力特性を補償しなければならない。

〔発明が解決しようとする問題点〕

従来、アクチュエータの非線型特性の補償は。

ソフトウェアで行うのが普通である。しかし、この方法
の場合、非線型特性の補償関数の発生をプログラムによ
シ実現しているので、高速処理ができないという欠点が
ある。また、ランダムロジック、アナログ回路等による
補償関数発生回路を用いた場合、ハードウェアが複雑に
なシ、特に、アナログ回路による場合、精度が低い等の
欠点がある。

本°発明の目的は、上記欠点を除去し、アクチェエータ
の非線型入出力特性の補償を、ソフトウェアによらず、
簡単なハードウェアで実現できる。

高速処理可能なアクチュエータの制御回路を提供するこ
とにある。

〔問題点を解決するだめの手段〕

本発明によれば、ディジタル制御演算器からのディジタ
ルデータを受け、非線型入出力特性を有しかつアナログ
信号を入力とするアクチュエータを動作させる制御回路
において、前記ディジタルデータをアドレスラインに受
けるリード・オンリ・メモリと、該リード・オンリ・メ
そりの出力データを受け、対応するアナログ信号に変換
し、該アナログ信号を前記アクチェエータに入力するデ
ィジタル・アナログ変換器とを備え、前記リード・オン
リ・メモリは、前記非線型入出力特性が線型入出力特性
となるように補償するための変換ディジタルデータが対
応アドレスに書き込まれた変換テーブルを構成している
ことを特徴とする非線型補償用制御回路が得られる。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図を参照すると１本発明の一実施例による非線型補
償用制御回路２０は、マイクロプロセッサ等からなるデ
ィジタル制御演算器１からのディジタルデータ７を受け
、アナログ信号９をアクチュエータ１０に与えてアクチ
ェエータ１０ｔ−動作させる。アクチュエータ１０は、
油圧機器やモータ等からなり、アナログ信号を受けて動
作する。

アクチュエータ１０は、上述したように非線型入出力特
性を有している。

非線型補償用制御回路２０は、ディジタル制御演算器１
からの出力ディジタルデータ７を一時的に保持するデー
クラッチ２と、データ２ツチ２の出力ディジタルデータ
をアドレスラインに受ケるプログラマブル・リード・オ
ンリ・メモリ（以下。

Ｐ−ＲＯＭと略称する。）３と、　Ｐ−ＲＯＭ　３の出
力ディジタルデータを受け、対応するアナログ信号９に
変換し、アナログ信号９をアクチュエータ１０に入力す
るディジタル・アナログ変換器４とを含んでいる。

Ｐ−ＲＯＭ　３は、アクチュエータ１０の非線型入出力
特性が線型入出力特性となるように補償するための変換
ディジタルデータが、対応アドレスに書き込まれた変換
テーブルを構成している。即ち。

本実施例は、非線型補償演算を行うのに、全入出力デー
タを予め変換テーブルとして書き込んだＰ−ＲＯＭ　３
を用いていることを特徴とする。

変換テーブルは９例えば第２図に示すようなもので、Ｐ
−ＲＯＭ３には、入力Ｏに対する出力データがアドレス
Ｏに書き込まれ、入力１に対する出力データがアドレス
１に書き込まれるという具合に。

全出力データが書き込まれる。第３図にＰ−ＲＯＭ　３
の入出力特性を示す。即ち、アドレス値がＰ−ＲＯＭ３
の入力データ値に対応し、書き込まれたデータ値がＰ−
ＲＯＭ　３の出力データ値に対応している。

次に第１図の動作を説明する。

マイクロプロセッサ等のディジタル制御演算器１は、演
算結果をデータバス７に出力すると同時に、書き込み信
号８を出力する。この結果、演算結果がデータラッチ２
に一時記憶される。データラッチ２の内容は補償前デー
タとしてＰ−ＲＯＭ　３のアドレスラインに加えられる
。非線型補償用Ｐ−ＲＯＭ３は、アドレスラインに受け
た入力データによって決まるアドレスの出力データを選
択し、補償後データとして出力する。補償後データはデ
ィジタル・アナログ変換器４によってアナログ信号９に
変換されて、アクチュエータ１０に出力され、アクチュ
エータ１０に所望の動作を行わせる。

従来は、非線型補償用のＰ−ＲＯＭ　３がなく、データ
ラッチ２とディジタル・アナログ変換器４とが直結され
ておシ、非線型補償はディジタル制御演算器１において
ソフトウェアで実現していた。

この従来のソフトウェアで非線型補償を行う方式に比べ
ると１本実施例は以下のようなメリットがある。

■　ＲＯＭのアクセス時間のみで非線型補償のためのデ
ータ変換が行えるため、処理の高速化が可能である。

■　ソフトウェアの負担を減らすことができる。

■　非線型補償のために、１ビット単位のきめ細かいデ
ータ変換を行うことができる。

また、ランダムロ、シック等で補償関数発生回路を構成
した場合に比べると１本実施例は以下のメリットがある
。

■　ＲＯＭだけという簡単なハードウェアで補償関数発
生回路を構成することができる。

■　Ｐ−ＲＯＭを用いているので、補償関数データを任
意に設定可能であるから、アクチュエータ毎の特性の違
い等を考慮した最適補償を容易に実現でき、汎用性も高
い。

〔発明の効果〕

以上説明したように本発明によれば、アクチュエータの
非線型入出力特性の補償を、ソフトウェアによらず、簡
単なハート９ウエアで実現でき、高速処理が可能である
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による非線型補償用制御回路
を示したブロック図、第２図は第１図のＰ−ＲＯＭ　３
に格納される変換テーブルの内容を示した図、第３図は
第１図のＰ−ＲＯＭ　３の入出力特性を示した図である
。 １・・・ディジタル制御演算器、２・・・データラッチ
。 ３・・・Ｐ−ＲＯＭ、４・・・ディジタル・アナログ変
換器。 １０・・・アクチェエータ、２０・・・非線型補償用制
御回路。

Claims (1)

【特許請求の範囲】
1. １、ディジタル制御演算器からのディジタルデータを受
   け、非線型入出力特性を有しかつアナログ信号を入力と
   するアクチュエータを動作させる制御回路において、前
   記ディジタルデータをアドレスラインに受けるリード・
   オンリ・メモリと、該リード・オンリ・メモリの出力デ
   ータを受け、対応するアナログ信号に変換し、該アナロ
   グ信号を前記アクチュエータに入力するディジタル・ア
   ナログ変換器とを備え、前記リード・オンリ・メモリは
   、前記非線型入出力特性が線型入出力特性となるように
   補償するための変換ディジタルデータが対応アドレスに
   書き込まれた変換テーブルを構成していることを特徴と
   する非線型補償用制御回路。