JPS61258181A - 自動試験装置の動作方法 - Google Patents
自動試験装置の動作方法Info
- Publication number
- JPS61258181A JPS61258181A JP61056040A JP5604086A JPS61258181A JP S61258181 A JPS61258181 A JP S61258181A JP 61056040 A JP61056040 A JP 61056040A JP 5604086 A JP5604086 A JP 5604086A JP S61258181 A JPS61258181 A JP S61258181A
- Authority
- JP
- Japan
- Prior art keywords
- guard
- forming
- node
- guards
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000005259 measurement Methods 0.000 claims abstract description 28
- 230000006872 improvement Effects 0.000 claims abstract description 18
- 230000004044 response Effects 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 abstract description 5
- 230000003993 interaction Effects 0.000 abstract description 3
- 239000000523 sample Substances 0.000 description 10
- 230000002950 deficient Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009472 formulation Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000003637 basic solution Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000013031 physical testing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012956 testing procedure Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Selective Calling Equipment (AREA)
- Maintenance And Inspection Apparatuses For Elevators (AREA)
- Push-Button Switches (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、プリント基板(PCB)のための自動試験装
置(ATE)を動作する方法に係り、特に、プリント基
板上の回路部品をこの装置で測定する間にガード機能を
施す方法に係る。
置(ATE)を動作する方法に係り、特に、プリント基
板上の回路部品をこの装置で測定する間にガード機能を
施す方法に係る。
従来の技術
プリント基板の部品を試験する場合、通常は、プローブ
の配列体を選択的に作動することにより、試験しようと
する部品の周りの回路ノードに接続が行われる。成るノ
ードに入力信号を加え、別のノードから出力信号を取り
出すことにより、試験を受けている部品の性能をその予
想される性能に対して検査し、その部品が正常であるか
欠陥であるかを判断することができる。成る回路構成で
は、部品が正常であっても、その周囲の部品の影響があ
るために、部品の性能が予想の性能と一致しないことが
ある。このような場合には、ガード機能を施し、即ち、
更に別のノードに接触しているプローブを経て更に別の
信号を供給し、上記の障害を最小にして、正常な部品に
合致するような測定値を得ることが知られている。
の配列体を選択的に作動することにより、試験しようと
する部品の周りの回路ノードに接続が行われる。成るノ
ードに入力信号を加え、別のノードから出力信号を取り
出すことにより、試験を受けている部品の性能をその予
想される性能に対して検査し、その部品が正常であるか
欠陥であるかを判断することができる。成る回路構成で
は、部品が正常であっても、その周囲の部品の影響があ
るために、部品の性能が予想の性能と一致しないことが
ある。このような場合には、ガード機能を施し、即ち、
更に別のノードに接触しているプローブを経て更に別の
信号を供給し、上記の障害を最小にして、正常な部品に
合致するような測定値を得ることが知られている。
発明が解決しようとする問題点
プリント基板の試験は、できるだけ自動化することが望
ましく、多数の自動試験装置が案出されている。自動試
験装置は、典型的に、選択された回路ノードに接触させ
ることのできる制御可能なプローブを有する試験器具と
、プローブに信号を加えたり取り出したりする信号発生
器及び受信器と、測定された信号を評価する計器と、プ
リント基板の全ての部品を試験するための制御プログラ
ムを実行するコンピュータ制御装置とを具備している。
ましく、多数の自動試験装置が案出されている。自動試
験装置は、典型的に、選択された回路ノードに接触させ
ることのできる制御可能なプローブを有する試験器具と
、プローブに信号を加えたり取り出したりする信号発生
器及び受信器と、測定された信号を評価する計器と、プ
リント基板の全ての部品を試験するための制御プログラ
ムを実行するコンピュータ制御装置とを具備している。
高級な自動試験装置においては、コンピュータが試験プ
ログラムの枠組みを備えていて、回路のレイアウトを入
力すると、実行すべき試験プログラムが自動的に形成さ
れるようになっている。不都合なことに、このように自
動的に形成された試験ルーチンは、変更を加えなければ
、殆ど使用できず、試験プログラムを形成する最終的な
段階では、オペレータが良好なプリント基板であると分
かっているものに対して、プログラムを1ステツプづつ
走らせて、どの正常部品が欠陥となって現われるかを識
別し、この良好な基板が終始一貫して良品であるという
ことになるまで、主として、直感的、試行錯誤的にその
プログラムを変更しなけばならない。
ログラムの枠組みを備えていて、回路のレイアウトを入
力すると、実行すべき試験プログラムが自動的に形成さ
れるようになっている。不都合なことに、このように自
動的に形成された試験ルーチンは、変更を加えなければ
、殆ど使用できず、試験プログラムを形成する最終的な
段階では、オペレータが良好なプリント基板であると分
かっているものに対して、プログラムを1ステツプづつ
走らせて、どの正常部品が欠陥となって現われるかを識
別し、この良好な基板が終始一貫して良品であるという
ことになるまで、主として、直感的、試行錯誤的にその
プログラムを変更しなけばならない。
人手を介して行なわれるこの処理部分は、ガード機構の
設置をしばしば必要とする。幾つかの簡単なガードは、
その形成プログラムによって設置できるが、部品間の相
互作用が複雑であるために、殆どのガードは1人手を介
して形成するしかない。試験プログラムを導出する場合
には、この部分に非常に時間がか5る上に、単に自動試
験装置を操作できるだけでなくその性能について良く知
っている技術者が必要とされる。
設置をしばしば必要とする。幾つかの簡単なガードは、
その形成プログラムによって設置できるが、部品間の相
互作用が複雑であるために、殆どのガードは1人手を介
して形成するしかない。試験プログラムを導出する場合
には、この部分に非常に時間がか5る上に、単に自動試
験装置を操作できるだけでなくその性能について良く知
っている技術者が必要とされる。
問題点を解決するための手段
本発明によれば、回路の選択された部品を試験するよう
に自動試験装置を動作する間にガードを形成する方法で
あって1選択された部品の測定値を得ると共に1選択さ
れた部品に関連した回路ノードを識別し、回路ノードに
ガードを施し、選択されたガードが配置された状態で測
定値を得、ガードによって改善が得られる場合には、そ
の後の自動試験中にガードを保持するという段階を具備
した方法が提供される。
に自動試験装置を動作する間にガードを形成する方法で
あって1選択された部品の測定値を得ると共に1選択さ
れた部品に関連した回路ノードを識別し、回路ノードに
ガードを施し、選択されたガードが配置された状態で測
定値を得、ガードによって改善が得られる場合には、そ
の後の自動試験中にガードを保持するという段階を具備
した方法が提供される。
選択された部品に関連した全ての回路ノードを識別し、
その各々に順次にガードを施すのが好ましい。最大の改
善を与えるような成る限定された数のガードを保持する
のが効果的である。
その各々に順次にガードを施すのが好ましい。最大の改
善を与えるような成る限定された数のガードを保持する
のが効果的である。
本発明の好ましい実施例では、保持されたガードが色々
な組み合わせで用いられ、更に測定が行なわれる。最も
良好な組み合わせを保持するのが効果的である。ガード
がない場合の測定値又は成る場所にガードを施した場合
の測定値(即ち、回路の表示及び/又は装置の特性に基
づいてガードを予め選択した場合)である初期基準値に
対して、改善を評価するのが好ましい。ガードの対象と
なる部品は、測定値が、正常な部品から予想されるもの
と合致しないような部品から選択するのが望ましい。成
る組み合わせを含む場合には、複数のガードを用いた場
合の効果的な改善を減少するように測定値が補償される
。
な組み合わせで用いられ、更に測定が行なわれる。最も
良好な組み合わせを保持するのが効果的である。ガード
がない場合の測定値又は成る場所にガードを施した場合
の測定値(即ち、回路の表示及び/又は装置の特性に基
づいてガードを予め選択した場合)である初期基準値に
対して、改善を評価するのが好ましい。ガードの対象と
なる部品は、測定値が、正常な部品から予想されるもの
と合致しないような部品から選択するのが望ましい。成
る組み合わせを含む場合には、複数のガードを用いた場
合の効果的な改善を減少するように測定値が補償される
。
部品の測定は、部品の第1ノードに信号を供給しそして
その応答を第2ノードから測定することによって行なう
のが好ましい。次いで、ガード学習プロセスを適用する
。上記第2ノードに信号を供給しそして第1ノードで測
定を行なうようにして部品の測定を繰返し、ガードを再
び施して、最良の組み合わせを選択することが効果的で
ある。
その応答を第2ノードから測定することによって行なう
のが好ましい。次いで、ガード学習プロセスを適用する
。上記第2ノードに信号を供給しそして第1ノードで測
定を行なうようにして部品の測定を繰返し、ガードを再
び施して、最良の組み合わせを選択することが効果的で
ある。
実施例
本発明の特徴及び効果を更に理解するため、添付図面を
参照し、本発明の実施例を一例として以下に説明する。
参照し、本発明の実施例を一例として以下に説明する。
試験しようとするプリント基板10(第1図)の回路の
一部分においては1部品Zmが直列部品Z1及びZlと
並列に接続されている。自動試験装w111は、その一
部分として、信号発生源12及び信号受信器14を備え
、これらは、回路のノード17.18に各々接触するプ
ローブ15.16を経て接続することができる。公知の
方法では、部品Zmを試験する場合、ノード17に電圧
を印加し、測定増幅器19の出力を検査することによっ
て試験が行なわれる。電圧を印加した時には、並列路Z
l/Z2の影響があるために、その測定値が、Zmに対
して予想される値とならないことが明らかである。
一部分においては1部品Zmが直列部品Z1及びZlと
並列に接続されている。自動試験装w111は、その一
部分として、信号発生源12及び信号受信器14を備え
、これらは、回路のノード17.18に各々接触するプ
ローブ15.16を経て接続することができる。公知の
方法では、部品Zmを試験する場合、ノード17に電圧
を印加し、測定増幅器19の出力を検査することによっ
て試験が行なわれる。電圧を印加した時には、並列路Z
l/Z2の影響があるために、その測定値が、Zmに対
して予想される値とならないことが明らかである。
この問題は、プローブ101を経てZlとZlとの間の
ノード100に接地接続の形層でガード信号を入れるこ
とによって解消できる。今度は、測定増幅器19の実質
上のアース点へ接続がなされたことによりノード100
がノード18と同様にアース電位となるから、Zlには
電流が流れなくなる。これで、Zlもz2も測定増幅器
19の入力に影響を及ぼさなくなるから、Z’+wを上
記したように試験することができる。
ノード100に接地接続の形層でガード信号を入れるこ
とによって解消できる。今度は、測定増幅器19の実質
上のアース点へ接続がなされたことによりノード100
がノード18と同様にアース電位となるから、Zlには
電流が流れなくなる。これで、Zlもz2も測定増幅器
19の入力に影響を及ぼさなくなるから、Z’+wを上
記したように試験することができる。
上記の例は、ガード機能の原理を理解するためのもので
あり、特に、公知の形式の自動形成プログラムによって
行なわれるガード機能の例である。前記したように、自
動試験装置に関連したコンピュータは、試験プログラム
を形成するが、これは、後で人手を介して微調整しなけ
ればならない、典型的に、このプロセスの第1段階は1
例えば、ノード結線チャートとして表わされた回路の場
所的な詳細をオペレータがロードすることである。上記
の形成プログラムは、第1図のZm及びZl/Z2のよ
うな並列経路に対してチャートを検査する。このような
経路が見つかると、ガード選択アルゴリズムにより、Z
raを試験する時にノード100にガードを入れる。
あり、特に、公知の形式の自動形成プログラムによって
行なわれるガード機能の例である。前記したように、自
動試験装置に関連したコンピュータは、試験プログラム
を形成するが、これは、後で人手を介して微調整しなけ
ればならない、典型的に、このプロセスの第1段階は1
例えば、ノード結線チャートとして表わされた回路の場
所的な詳細をオペレータがロードすることである。上記
の形成プログラムは、第1図のZm及びZl/Z2のよ
うな並列経路に対してチャートを検査する。このような
経路が見つかると、ガード選択アルゴリズムにより、Z
raを試験する時にノード100にガードを入れる。
回路部品間の複雑な相互作用によって予想しない測定値
が得られた場合には、上記の基本的な解決策が失敗に終
わる。ノード2oに電圧を供給し、ノード21で測定を
行なうことによって部品Za(第2図)を試験しようと
した場合にも、並列経路ZIC及びzbの存在によって
失敗に終わる。
が得られた場合には、上記の基本的な解決策が失敗に終
わる。ノード2oに電圧を供給し、ノード21で測定を
行なうことによって部品Za(第2図)を試験しようと
した場合にも、並列経路ZIC及びzbの存在によって
失敗に終わる。
この問題は、ノード23にガード22を入れることによ
って解消できるが、ZICは、集積回路装置24の内部
インピーダンスによるものであるがら。
って解消できるが、ZICは、集積回路装置24の内部
インピーダンスによるものであるがら。
場所的な分析では、ガードすべき位置が見つからないこ
とに注目されたい。自動的に形成された試験ルーチンに
おいて位置Zaの正常な部品が首尾よく試験されないこ
とがオペレータによって確認された時に手動で設けねば
ならないのが、この種のガードである。
とに注目されたい。自動的に形成された試験ルーチンに
おいて位置Zaの正常な部品が首尾よく試験されないこ
とがオペレータによって確認された時に手動で設けねば
ならないのが、この種のガードである。
試験プログラムを自動的に導出するために、各部品を表
す情報を自動試験装置へ六方しなければならない。共通
の部品については、このような情報のライブラリが維持
される。不都合なことに、これらの情報は、内部インピ
ーダンスのようなパラメータを含んでおらず、場所的に
正確な分析を行なうことができない。この点について、
これらの情報を拡張するためには、自動試験装置に膨大
な記憶容量を設けなければならないという問題に直面す
るだけでなく、多数の部品は、その特性を表す値が一般
に得られないので、これらの特性値を新ためて得るとい
う問題にも直面する。これらに鑑み、公知の方法では、
試験ルーチンの形成中にオペレータが成る場所にガード
を設けることが好ましいとされている。
す情報を自動試験装置へ六方しなければならない。共通
の部品については、このような情報のライブラリが維持
される。不都合なことに、これらの情報は、内部インピ
ーダンスのようなパラメータを含んでおらず、場所的に
正確な分析を行なうことができない。この点について、
これらの情報を拡張するためには、自動試験装置に膨大
な記憶容量を設けなければならないという問題に直面す
るだけでなく、多数の部品は、その特性を表す値が一般
に得られないので、これらの特性値を新ためて得るとい
う問題にも直面する。これらに鑑み、公知の方法では、
試験ルーチンの形成中にオペレータが成る場所にガード
を設けることが好ましいとされている。
本発明は、ガードの設置の問題に対する解決策を提供す
るもので、これについて、以下に詳細に述べる。自動試
験装置及びその操作は分がっているものとするが、本発
明を理解するために、本発明を含む自動試験装置の全体
的な動作について最初に説明する。
るもので、これについて、以下に詳細に述べる。自動試
験装置及びその操作は分がっているものとするが、本発
明を理解するために、本発明を含む自動試験装置の全体
的な動作について最初に説明する。
第3図を説明すれば、スイッチオン(ステップ30)の
後、試験しようとする形式のプリント基板で、良品であ
ると分かっている基板を、自動試験装置の試験器具に装
填する(ステップ31)。
後、試験しようとする形式のプリント基板で、良品であ
ると分かっている基板を、自動試験装置の試験器具に装
填する(ステップ31)。
この試験器具は、試験しようとする回路にプローブを接
触できると共に、信号源、受信器及びガードをこれに接
続できるような良く知られた自動試験装置の一部分であ
る。プリント基板の相互接続パターン及び部品の位置を
正確に定める回路情報がロードされ(ステップ32)、
次いで、部品自体についての情報がロードされる(ステ
ップ33)。
触できると共に、信号源、受信器及びガードをこれに接
続できるような良く知られた自動試験装置の一部分であ
る。プリント基板の相互接続パターン及び部品の位置を
正確に定める回路情報がロードされ(ステップ32)、
次いで、部品自体についての情報がロードされる(ステ
ップ33)。
次いで、自動試験ルーチンの形成(ステップ34)によ
り、基板についての試験を制御するプログラムが形成さ
れる。このプログラムの形成は、本発明の部分を構成す
るものではなく、試験プログラムの形成は、各部品につ
いて確立された試験アルゴリズムによりロードされたデ
ータに基づいて動作する複雑なコンピュータプログラム
であることを理解されたい。この点については、最終的
に形成されるものがソースプログラムであり、これがコ
ンパイルされ(ステップ35)、自動試験装置によって
プリント基板を物理的に試験できるようにされる(ステ
ップ36)。
り、基板についての試験を制御するプログラムが形成さ
れる。このプログラムの形成は、本発明の部分を構成す
るものではなく、試験プログラムの形成は、各部品につ
いて確立された試験アルゴリズムによりロードされたデ
ータに基づいて動作する複雑なコンピュータプログラム
であることを理解されたい。この点については、最終的
に形成されるものがソースプログラムであり、これがコ
ンパイルされ(ステップ35)、自動試験装置によって
プリント基板を物理的に試験できるようにされる(ステ
ップ36)。
実際には、試験手順が完全なものでないので、試験を受
けている基板は、最初の試みにおいては試験が首尾よく
いかず、欠陥の疑いのある部品のリストが出力される(
ステップ37)。この基板は、良品であることが分かっ
ているから、ソースプログラムを変更しなければならな
いことは明らかである。この変更の一部分として、オペ
レータは、ガードの形成(ステップ38)を開始し、い
ったんガードを設置すると、ソースプログラムが変更さ
れ(ステップ39)、再びコンパイルされる。この動作
を繰返して全ての部品が試験に合格となるようにし、欠
陥部品のリストは、空となり(ステップ300)、試験
手順を終了するか(ステップ301)、又は、もう1つ
の良品の基板サンプルで確認を行なう、良品の基板が完
全に合格となると、試験ルーチンを凍結し、後で、製造
されたプリント基板の試験に使用することができる。
けている基板は、最初の試みにおいては試験が首尾よく
いかず、欠陥の疑いのある部品のリストが出力される(
ステップ37)。この基板は、良品であることが分かっ
ているから、ソースプログラムを変更しなければならな
いことは明らかである。この変更の一部分として、オペ
レータは、ガードの形成(ステップ38)を開始し、い
ったんガードを設置すると、ソースプログラムが変更さ
れ(ステップ39)、再びコンパイルされる。この動作
を繰返して全ての部品が試験に合格となるようにし、欠
陥部品のリストは、空となり(ステップ300)、試験
手順を終了するか(ステップ301)、又は、もう1つ
の良品の基板サンプルで確認を行なう、良品の基板が完
全に合格となると、試験ルーチンを凍結し、後で、製造
されたプリント基板の試験に使用することができる。
本発明の要旨であるガードの形成について以下に詳細に
述べる。
述べる。
第4図を説明すれば、ガード形成ルーチンは、欠陥部品
リストに対して動作しくステップ40)、良品であるの
に欠陥とされた部品を合格とできるようなガードを見つ
ける。このルーチンに入る時までには、各部品について
の試験が完了しており。
リストに対して動作しくステップ40)、良品であるの
に欠陥とされた部品を合格とできるようなガードを見つ
ける。このルーチンに入る時までには、各部品について
の試験が完了しており。
予め設定され採用された試験条件に基づいて各部品に対
する欠陥値即ちパラメータが得られることが明らかであ
る。ガードの形成においては、このような試験条件にガ
ードが追加される。
する欠陥値即ちパラメータが得られることが明らかであ
る。ガードの形成においては、このような試験条件にガ
ードが追加される。
欠陥部品を選択しくステップ41)、これに関連した回
路ノードを、回路について記憶された場所的な情報から
探索する(ステップ42)。このようなノードの1つを
選択しくステップ43)、これにガードを施す(ステッ
プ44)、試験を受けている部品についての記憶された
情報から、試験の結果として受信することが予想される
信号に基づいて目標測定値が定められる(ステップ45
)。
路ノードを、回路について記憶された場所的な情報から
探索する(ステップ42)。このようなノードの1つを
選択しくステップ43)、これにガードを施す(ステッ
プ44)、試験を受けている部品についての記憶された
情報から、試験の結果として受信することが予想される
信号に基づいて目標測定値が定められる(ステップ45
)。
次いで、試験自体を実行しくステップ46)、新たなガ
ードを施し、これにより得た測定値を欠陥値と比較する
。改善が得られた場合には(ステップ47)、即ち、そ
の測定値が欠陥値よりも目標値に近い場合には、そのガ
ードが効果的なものであることが指示される(ステップ
48)。全ての当該ノードについて処理するまで、これ
を繰返しくステップ49)、最大の改善を生じる多数の
ガードを保持する(ステップ400)。次いで、選択さ
れたガードを組み合わせて使用し、これらのガードを同
時に適用することによって更に改善が得られるかどうか
決定する。ガードの組み合わせを選択しくステップ40
1)、測定値を得(ステップ402)、全ての組合せを
試験するまでこれを繰り返す(ステップ403)。最良
のガードの最良の組み合わせが指示され(ステップ40
4)、製造された基板上の部品をその後自動的に試験で
きるようにコンパイルされるソース試験プログラムに組
み込まれる。全ての部品を処理するまで、このプロセス
を繰り返す(ステップ405)。任意なことであるが、
測定を逆にして、即ち、その前に測定を行なったノード
に信号を供給Iノそしてその前に信号を供給したノード
で測定を行なうようにして、ガードの形成を繰り返すこ
とができる(ステップ406)。
ードを施し、これにより得た測定値を欠陥値と比較する
。改善が得られた場合には(ステップ47)、即ち、そ
の測定値が欠陥値よりも目標値に近い場合には、そのガ
ードが効果的なものであることが指示される(ステップ
48)。全ての当該ノードについて処理するまで、これ
を繰返しくステップ49)、最大の改善を生じる多数の
ガードを保持する(ステップ400)。次いで、選択さ
れたガードを組み合わせて使用し、これらのガードを同
時に適用することによって更に改善が得られるかどうか
決定する。ガードの組み合わせを選択しくステップ40
1)、測定値を得(ステップ402)、全ての組合せを
試験するまでこれを繰り返す(ステップ403)。最良
のガードの最良の組み合わせが指示され(ステップ40
4)、製造された基板上の部品をその後自動的に試験で
きるようにコンパイルされるソース試験プログラムに組
み込まれる。全ての部品を処理するまで、このプロセス
を繰り返す(ステップ405)。任意なことであるが、
測定を逆にして、即ち、その前に測定を行なったノード
に信号を供給Iノそしてその前に信号を供給したノード
で測定を行なうようにして、ガードの形成を繰り返すこ
とができる(ステップ406)。
更に別の例として、特定の回路に対する本発明の方法の
作用を説明する。
作用を説明する。
第5図を説明すれば、自動的に試験される回路の一部分
には、3つの入力a、b及びCと、出力dとを有するゲ
ート50が集積回路(図示せず)の一部分として設けら
れている。自動試験シーケンスが形成されると、ノード
51と52との間の測定値に基づいて部品Raが欠陥と
してリストされる。基板は良品であると分かっているか
ら、ガードの形成が行なわれ、自動試験装置は1次のよ
うに動作する。
には、3つの入力a、b及びCと、出力dとを有するゲ
ート50が集積回路(図示せず)の一部分として設けら
れている。自動試験シーケンスが形成されると、ノード
51と52との間の測定値に基づいて部品Raが欠陥と
してリストされる。基板は良品であると分かっているか
ら、ガードの形成が行なわれ、自動試験装置は1次のよ
うに動作する。
最初の試験に続き、欠陥部品リストにRaが次のように
入力される。
入力される。
有冒配 洲」J腹 1ヨ匣l %エラニR
a O,88112 回路について記憶された場所的な情報から、試験されて
いる部品に関連したノードが選択され、ノードA、B及
びCと識別される。前記したように、各ノードに順次に
ガードが設置され、ガードのある状態で測定値が記録さ
れる。改善を生じるガードが指示され、プロセスのこの
部分が完了すると5代表的な結果は1次のようになる。
a O,88112 回路について記憶された場所的な情報から、試験されて
いる部品に関連したノードが選択され、ノードA、B及
びCと識別される。前記したように、各ノードに順次に
ガードが設置され、ガードのある状態で測定値が記録さ
れる。改善を生じるガードが指示され、プロセスのこの
部分が完了すると5代表的な結果は1次のようになる。
部品 !叶ニド 測定値 貝掠値 %エラーR
a 無し G、88 1 12R
a ノードA0.9 1 10
ガード指示Ra ノードB0.9 1
10 ガード指示Ra ノードCO,47
153%ガード指示せずこれらの測定に続いて、最良の
改善を与えるガードが保持される。典型的に、4つのガ
ードが保持され、残りは破棄される。ここに示す例では
。
a 無し G、88 1 12R
a ノードA0.9 1 10
ガード指示Ra ノードB0.9 1
10 ガード指示Ra ノードCO,47
153%ガード指示せずこれらの測定に続いて、最良の
改善を与えるガードが保持される。典型的に、4つのガ
ードが保持され、残りは破棄される。ここに示す例では
。
改善を生じるガードが2つだけであるから、両方とも保
持される。
持される。
指示されたガードは、それらを組み合わせることによっ
て改善が得られるかどうか判断すべく評価される。この
簡単な例においてまだ試みられていないのは、2つのガ
ードを同時に適用するという組み合わせだけである。然
し乍ら、一般に。
て改善が得られるかどうか判断すべく評価される。この
簡単な例においてまだ試みられていないのは、2つのガ
ードを同時に適用するという組み合わせだけである。然
し乍ら、一般に。
非常に多数の組み合わせが考えられることが明らかであ
ろう。
ろう。
ガードの適用は、自動試験装置のリソースを著しく費や
すことを意味し、そこで、適用するガードの数を最小と
し、終始一貫して信頼性の高い試験を行なうことが所望
される。このため、2つ以上のガードの組み合わせを評
価する時は、使用する余分なガード各々に対し例えば1
%の補償値を適用して、負担を課するようにする。典型
的な結果は、次のとおりである。
すことを意味し、そこで、適用するガードの数を最小と
し、終始一貫して信頼性の高い試験を行なうことが所望
される。このため、2つ以上のガードの組み合わせを評
価する時は、使用する余分なガード各々に対し例えば1
%の補償値を適用して、負担を課するようにする。典型
的な結果は、次のとおりである。
部品 組金丈 ガニ五 測定値 貝標値 %エラー 祖
団いンと1笈Ra O無し 0.88 1
12 12Ra 1 ノードA0.9
1 10 10Ra 2
ノードB0.9 1 10 10
Ra 3 A及びBl 1 0
1この例では、たとえ補償がなされても、ノー
ドA及びBのガードを同時に接続し且つソース試験プロ
グラムが変更される時にこのプログラムに両方のガード
を含むよう指示するのが望ましい。
団いンと1笈Ra O無し 0.88 1
12 12Ra 1 ノードA0.9
1 10 10Ra 2
ノードB0.9 1 10 10
Ra 3 A及びBl 1 0
1この例では、たとえ補償がなされても、ノー
ドA及びBのガードを同時に接続し且つソース試験プロ
グラムが変更される時にこのプログラムに両方のガード
を含むよう指示するのが望ましい。
上記の例では、部品Ra、Rb及びReと、ゲート50
の内部インピーダンスIc1、Ic、及びIc、に対し
て値が指定されたが、これらの値は。
の内部インピーダンスIc1、Ic、及びIc、に対し
て値が指定されたが、これらの値は。
絶対的なものではなく、例の説明を助けるために単位当
りの値が指定されたことを理解されたい。
りの値が指定されたことを理解されたい。
簡単な回路の分析から明らかであるが、上記の結果の基
礎となるのは、ガードがない場合に、Rb、Re及び回
路網Ic、、Ic、及びIC3より成る並列路が存在し
てRaの測定の妨げとなることである。ノードAにガー
ドがある場合は、Rbに電流が流れないために、並列回
路網がRe及びIc。
礎となるのは、ガードがない場合に、Rb、Re及び回
路網Ic、、Ic、及びIC3より成る並列路が存在し
てRaの測定の妨げとなることである。ノードAにガー
ドがある場合は、Rbに電流が流れないために、並列回
路網がRe及びIc。
だけどなる。同様に、ノードBにガードがある場合は、
Rb及びIc、が並列となる。ノードCにガードがある
場合は、Rdが回路網Rb、 Re1、Ic1、Ic2
及びIc3と並列となる。
Rb及びIc、が並列となる。ノードCにガードがある
場合は、Rdが回路網Rb、 Re1、Ic1、Ic2
及びIc3と並列となる。
本発明は、上記したアース電位のガード信号の例に加え
て、いかなる信号波形を有するガード信号の付与にも等
しく適用できることが明らかであろう。
て、いかなる信号波形を有するガード信号の付与にも等
しく適用できることが明らかであろう。
その他の有用なガード信号としては、一定の非ゼロ電位
や1例えば、装置の動的な性能を測定する場合には経時
変化波形が含まれる。1つの特に有用な経時変化ガード
信号は、複製信号、例えば、部品の1つのボートに現わ
れる信号の複製となるガード信号であって、その部品経
路に電流を流さなくするために別のボートに加えられる
ようなガード信号である。
や1例えば、装置の動的な性能を測定する場合には経時
変化波形が含まれる。1つの特に有用な経時変化ガード
信号は、複製信号、例えば、部品の1つのボートに現わ
れる信号の複製となるガード信号であって、その部品経
路に電流を流さなくするために別のボートに加えられる
ようなガード信号である。
第1図は、場所的にガード機能を与える構成の一例を示
す図、 第2図は、ガード機能の更に別の例を示す図。 第3図は、自動試験装置の動作を示すフローチャート、 第4図は、ガード形成のフローチャート、そして 第5図は、試験を受ける回路の一部分を示す図である。 1o・・・プリント基板 11・・・自動試験装置 12・・・信号源14・・
・信号受信器 15.16・・・プローブ 17.18・・・ノード 19・・・測定増幅器 20.21・・・ノード 22・・・ガード24・・
・集積回路装置 100・・・ノード 101・・・プローブ 図面のン争Q(内容に変更なし) Ftcy、3 u y −) 。 史 手続補正書く方式) %式% ■、事件の表示 昭和61年特許願第56040号
2)発明の名称 自動試験装置の動作方法3、h
i正をする者 事件との関係 出願人 名 称 メムブレイン リミテッド 4、代理人
す図、 第2図は、ガード機能の更に別の例を示す図。 第3図は、自動試験装置の動作を示すフローチャート、 第4図は、ガード形成のフローチャート、そして 第5図は、試験を受ける回路の一部分を示す図である。 1o・・・プリント基板 11・・・自動試験装置 12・・・信号源14・・
・信号受信器 15.16・・・プローブ 17.18・・・ノード 19・・・測定増幅器 20.21・・・ノード 22・・・ガード24・・
・集積回路装置 100・・・ノード 101・・・プローブ 図面のン争Q(内容に変更なし) Ftcy、3 u y −) 。 史 手続補正書く方式) %式% ■、事件の表示 昭和61年特許願第56040号
2)発明の名称 自動試験装置の動作方法3、h
i正をする者 事件との関係 出願人 名 称 メムブレイン リミテッド 4、代理人
Claims (12)
- (1)回路の選択された部品を試験するように自動試験
装置を動作する間にガードを形成する方法において、 選択された部品の測定値を得ると共に、選択された部品
に関連した回路ノードを識別し、回路ノードにガードを
施し、そして 選択されたガードが配置された状態で測定値を得、ガー
ドによって改善が得られた場合には、その後の自動試験
中にそのガードを保持するという段階を具備することを
特徴とする方法。 - (2)特許請求の範囲第(1)項に記載のガードを形成
する方法を実施する装置。 - (3)選択された部品に関連した全ての回路ノードを識
別し、各ノードに順次にガードを施す特許請求の範囲第
(1)項に記載のガードを形成する方法。 - (4)限定された数のガードを保持する特許請求の範囲
第(1)項又は第(2)項に記載のガードを形成する方
法。 - (5)ガードを組み合わせて施し、更に測定を行なう特
許請求の範囲第(1)項、第(3)項、又は第(4)項
に記載のガードを形成する方法。 - (6)ガードがない状態での測定値又はある場所をガー
ドした状態での測定値である初期基準値に対して改善を
評価する特許請求の範囲第(5)項に記載のガードを形
成する方法。 - (7)ガードの対象となる部品は、測定値が正常な部品
から予想されるものと合致しないような部品より選択す
る特許請求の範囲第(1)項又は第(2)項ないし第(
6)項に記載のガードを形成する方法。 - (8)複数のガードを用いる場合に効果的な改善を低下
するように測定値を補償する特許請求の範囲第(1)項
又は第(2)項ないし第(7)項に記載のガードを形成
する方法。 - (9)部品の第1のノードに信号を供給しそしてその応
答を第2のノードにおいて測定することにより部品の測
定を行なう特許請求の範囲第(1)項又は第(2)項な
いし第(8)項に記載のガードを形成する方法。 - (10)上記第2のノードに信号を供給しそして第1の
ノードで測定することによって再び測定を行ない、そし
て再びガードを施して、最良の組合わせを選択する特許
請求の範囲第(1)項又は第(2)項ないし第(9)項
に記載のガードを形成する方法。 - (11)実質的に添付図面を参照して説明するガードを
形成する方法。 - (12)特許請求の範囲第(3)項ないし第(11)項
に記載のガードを形成する方法を実施する装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB08506842A GB2172403B (en) | 1985-03-15 | 1985-03-15 | Method for operating automatic test equipment |
| GB8506842 | 1985-03-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61258181A true JPS61258181A (ja) | 1986-11-15 |
Family
ID=10576092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61056040A Pending JPS61258181A (ja) | 1985-03-15 | 1986-03-13 | 自動試験装置の動作方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4774455A (ja) |
| EP (1) | EP0194788B1 (ja) |
| JP (1) | JPS61258181A (ja) |
| AT (1) | ATE75323T1 (ja) |
| CA (1) | CA1244963A (ja) |
| DE (1) | DE3684944D1 (ja) |
| GB (1) | GB2172403B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012180A (en) * | 1988-05-17 | 1991-04-30 | Zilog, Inc. | System for testing internal nodes |
| US5127009A (en) * | 1989-08-29 | 1992-06-30 | Genrad, Inc. | Method and apparatus for circuit board testing with controlled backdrive stress |
| US5045782A (en) * | 1990-01-23 | 1991-09-03 | Hewlett-Packard Company | Negative feedback high current driver for in-circuit tester |
| US5150209A (en) * | 1990-05-11 | 1992-09-22 | Picturetel Corporation | Hierarchical entropy coded lattice threshold quantization encoding method and apparatus for image and video compression |
| US5504432A (en) * | 1993-08-31 | 1996-04-02 | Hewlett-Packard Company | System and method for detecting short, opens and connected pins on a printed circuit board using automatic test equipment |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3931506A (en) * | 1974-12-30 | 1976-01-06 | Zehntel, Inc. | Programmable tester |
| US4070565A (en) * | 1976-08-18 | 1978-01-24 | Zehntel, Inc. | Programmable tester method and apparatus |
| US4555783A (en) * | 1982-04-30 | 1985-11-26 | Genrad, Inc. | Method of computerized in-circuit testing of electrical components and the like with automatic spurious signal suppression |
-
1985
- 1985-03-15 GB GB08506842A patent/GB2172403B/en not_active Expired
-
1986
- 1986-02-28 DE DE8686301447T patent/DE3684944D1/de not_active Expired - Lifetime
- 1986-02-28 AT AT86301447T patent/ATE75323T1/de not_active IP Right Cessation
- 1986-02-28 EP EP86301447A patent/EP0194788B1/en not_active Expired - Lifetime
- 1986-03-13 JP JP61056040A patent/JPS61258181A/ja active Pending
- 1986-03-14 US US06/840,297 patent/US4774455A/en not_active Expired - Fee Related
- 1986-03-14 CA CA000504207A patent/CA1244963A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB8506842D0 (en) | 1985-04-17 |
| CA1244963A (en) | 1988-11-15 |
| US4774455A (en) | 1988-09-27 |
| ATE75323T1 (de) | 1992-05-15 |
| GB2172403B (en) | 1988-11-02 |
| EP0194788A2 (en) | 1986-09-17 |
| DE3684944D1 (de) | 1992-05-27 |
| EP0194788B1 (en) | 1992-04-22 |
| GB2172403A (en) | 1986-09-17 |
| EP0194788A3 (en) | 1988-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1523060A (en) | Printed circuit board tester | |
| GB2369895A (en) | Method and means of characterizing a multiple port device | |
| JPH0522385B2 (ja) | ||
| US4774455A (en) | Method for automatic guard selection in automatic test equipment | |
| JP3045111B2 (ja) | Lsi不良自動解析装置及びその解析方法並びにその方法をコンピュータに実行させるためのプログラムを記憶した記憶媒体 | |
| JP6644577B2 (ja) | 試験システム | |
| JP2001330644A (ja) | スクリーニング方法、スクリーニング装置及び記録媒体 | |
| US5590136A (en) | Method for creating an in-circuit test for an electronic device | |
| JPH03136261A (ja) | 半導体装置の直流電流・電圧特性の測定方法 | |
| JP3147855B2 (ja) | 実装基板の不良検査方法 | |
| Voigt et al. | An Analysis of Redundancy in High Volume High Mix Quality Testing Systems in Electronics Production | |
| JPH01156681A (ja) | 回路基板検査方法 | |
| KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| JPH03197881A (ja) | インサーキットテスタにおける不良データの出力表示方法 | |
| KR200146658Y1 (ko) | 반도체 소자용 검사장비 | |
| JPH04114445A (ja) | 半導体試験システム | |
| Suparjo et al. | Steady-state response measurements | |
| JPH03282379A (ja) | 集積回路不良解析装置 | |
| Salman et al. | DESIGN AND IMPLELMENTATION A PC BASED SYSTEM FOR CIRCUIT TESTING | |
| JP2888999B2 (ja) | 半導体集積回路の検査装置 | |
| WO2026084624A1 (ru) | Устройство для контроля паянного соединения на плату | |
| JPS62140076A (ja) | 電子回路測定装置 | |
| JPS63305265A (ja) | 半導体集積回路用故障解析装置 | |
| JPS63173978A (ja) | プリント板検査方法 | |
| JPS5850478A (ja) | 検査装置 |