JPH06224711A - デジタル信号受信回路 - Google Patents
デジタル信号受信回路Info
- Publication number
- JPH06224711A JPH06224711A JP5011163A JP1116393A JPH06224711A JP H06224711 A JPH06224711 A JP H06224711A JP 5011163 A JP5011163 A JP 5011163A JP 1116393 A JP1116393 A JP 1116393A JP H06224711 A JPH06224711 A JP H06224711A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- input signal
- vth
- voltage comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 abstract description 11
- 230000003111 delayed effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】接続される伝送路の長さの変化に対して、再生
される出力パルス幅の変化を小さくし、伝送品質を高く
できるデジタル信号受信回路を提供する。 【構成】入力信号Ｖｓのレベルを基準電圧と比較して波
形再生されたデジタル信号Ｖａを出力する電圧比較器１
と、電圧比較器１の基準電圧を設定すると共にこの基準
電圧を入力信号Ｖｓに追従させる基準電圧設定回路２
と、入力信号Ｖｓに追従する基準電圧を遅延させること
により出力信号Ｖａのパルス幅を補正する遅延回路３と
から構成される。 【効果】伝送路を通った鈍りの有る入力信号が波形整形
されるときに、パルス幅が長くなることがなく、本来の
パルス幅に近い矩形波信号として出力されるので、伝送
品質を向上させることが可能となる。
される出力パルス幅の変化を小さくし、伝送品質を高く
できるデジタル信号受信回路を提供する。 【構成】入力信号Ｖｓのレベルを基準電圧と比較して波
形再生されたデジタル信号Ｖａを出力する電圧比較器１
と、電圧比較器１の基準電圧を設定すると共にこの基準
電圧を入力信号Ｖｓに追従させる基準電圧設定回路２
と、入力信号Ｖｓに追従する基準電圧を遅延させること
により出力信号Ｖａのパルス幅を補正する遅延回路３と
から構成される。 【効果】伝送路を通った鈍りの有る入力信号が波形整形
されるときに、パルス幅が長くなることがなく、本来の
パルス幅に近い矩形波信号として出力されるので、伝送
品質を向上させることが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル通信システム
に利用されるデジタル信号受信回路に関するものであ
る。
に利用されるデジタル信号受信回路に関するものであ
る。
【０００２】
【従来の技術】一般に、デジタル信号を受信するデジタ
ル信号受信回路においては、入力信号波形は、接続され
る伝送路によって波形が鈍っており、本来の矩形波パル
スではなくなっている。この信号波形を本来のパルス波
形に再生するために、電圧比較器を用いて入力信号を基
準電圧と比較して矩形波パルスの出力信号を作成してい
る。ところが、一般に基準電圧が入力信号の５０％以下
のレベルである場合、電圧比較器の基準電圧を一定にし
ておくと、再生される出力パルス幅は本来の矩形波パル
ス幅よりも長くなる傾向にある。そこで、電圧比較器の
基準電圧を入力信号に追従させることが提案されてい
る。
ル信号受信回路においては、入力信号波形は、接続され
る伝送路によって波形が鈍っており、本来の矩形波パル
スではなくなっている。この信号波形を本来のパルス波
形に再生するために、電圧比較器を用いて入力信号を基
準電圧と比較して矩形波パルスの出力信号を作成してい
る。ところが、一般に基準電圧が入力信号の５０％以下
のレベルである場合、電圧比較器の基準電圧を一定にし
ておくと、再生される出力パルス幅は本来の矩形波パル
ス幅よりも長くなる傾向にある。そこで、電圧比較器の
基準電圧を入力信号に追従させることが提案されてい
る。
【０００３】図５は従来のデジタル信号受信回路の回路
図である。入力信号Ｖｓは電圧比較器１の正入力端子に
印加されている。電圧比較器１の正入力端子は抵抗Ｒｃ
を介して負入力端子に接続されている。電源電圧Ｖｃｃ
を抵抗Ｒ１，Ｒ２で分圧して、電圧比較器１の負入力端
子に基準電圧Ｖｔｈとして印加している。この従来例で
は、電圧比較器１の基準電圧Ｖｔｈが抵抗Ｒｃを介して
入力信号Ｖｓに追従するように構成されている。
図である。入力信号Ｖｓは電圧比較器１の正入力端子に
印加されている。電圧比較器１の正入力端子は抵抗Ｒｃ
を介して負入力端子に接続されている。電源電圧Ｖｃｃ
を抵抗Ｒ１，Ｒ２で分圧して、電圧比較器１の負入力端
子に基準電圧Ｖｔｈとして印加している。この従来例で
は、電圧比較器１の基準電圧Ｖｔｈが抵抗Ｒｃを介して
入力信号Ｖｓに追従するように構成されている。
【０００４】図６は他の従来例の回路図である。この従
来例では、入力信号Ｖｓが抵抗Ｒ３とコンデンサＣ１よ
りなるローパスフィルタを介して電圧比較器１の正入力
端子に印加されている。また、電圧比較器１の負入力端
子はコンデンサＣ２を介して接地されている。この従来
例では、電圧比較器１の基準電圧が入力信号Ｖｓに追従
することに加えて、電圧比較器１の正入力端子と負入力
端子にコンデンサＣ１，Ｃ２よりなるローパスフィルタ
などにより、伝達特性の周波数帯域差を付与することに
よって、再生される出力パルス幅の変化を小さくしてい
た。
来例では、入力信号Ｖｓが抵抗Ｒ３とコンデンサＣ１よ
りなるローパスフィルタを介して電圧比較器１の正入力
端子に印加されている。また、電圧比較器１の負入力端
子はコンデンサＣ２を介して接地されている。この従来
例では、電圧比較器１の基準電圧が入力信号Ｖｓに追従
することに加えて、電圧比較器１の正入力端子と負入力
端子にコンデンサＣ１，Ｃ２よりなるローパスフィルタ
などにより、伝達特性の周波数帯域差を付与することに
よって、再生される出力パルス幅の変化を小さくしてい
た。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
デジタル信号受信回路では、接続される伝送路の長さの
変化に対して、再生される出力パルス幅の変化は十分に
小さいとは言えず、伝送信頼性を低下させる原因となっ
ていた。
デジタル信号受信回路では、接続される伝送路の長さの
変化に対して、再生される出力パルス幅の変化は十分に
小さいとは言えず、伝送信頼性を低下させる原因となっ
ていた。
【０００６】本発明は、上述のような点に鑑みてなされ
たものであり、その目的とするところは、接続される伝
送路の長さの変化に対して、再生される出力パルス幅の
変化を小さくし、伝送品質を向上させることができるデ
ジタル信号受信回路を提供することにある。
たものであり、その目的とするところは、接続される伝
送路の長さの変化に対して、再生される出力パルス幅の
変化を小さくし、伝送品質を向上させることができるデ
ジタル信号受信回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明のデジタル信号受
信回路にあっては、上記の課題を解決するために、図１
〜図４に示すように、入力信号Ｖｓのレベルを基準電圧
Ｖｔｈと比較して波形再生されたデジタル信号Ｖａを出
力する電圧比較器１と、電圧比較器１の基準電圧Ｖｔｈ
を設定すると共にこの基準電圧Ｖｔｈを入力信号Ｖｓに
追従させる基準電圧設定回路２と、入力信号Ｖｓに追従
する基準電圧Ｖｔｈを遅延させることにより出力信号Ｖ
ａのパルス幅を補正する遅延回路３とから構成されるこ
とを特徴とするものである。
信回路にあっては、上記の課題を解決するために、図１
〜図４に示すように、入力信号Ｖｓのレベルを基準電圧
Ｖｔｈと比較して波形再生されたデジタル信号Ｖａを出
力する電圧比較器１と、電圧比較器１の基準電圧Ｖｔｈ
を設定すると共にこの基準電圧Ｖｔｈを入力信号Ｖｓに
追従させる基準電圧設定回路２と、入力信号Ｖｓに追従
する基準電圧Ｖｔｈを遅延させることにより出力信号Ｖ
ａのパルス幅を補正する遅延回路３とから構成されるこ
とを特徴とするものである。
【０００８】
【作用】本発明のデジタル信号受信回路は、基準電圧レ
ベル設定回路２により電圧比較器１の基準電圧Ｖｔｈを
入力信号Ｖｓに追従させ、かつ遅延させるようにしたの
で、伝送路を通って鈍った波形が再生されるときに、出
力信号Ｖａのパルス幅を長くすることなく、本来のパル
ス幅に近い矩形波パルス信号を出力する作用がある。
ベル設定回路２により電圧比較器１の基準電圧Ｖｔｈを
入力信号Ｖｓに追従させ、かつ遅延させるようにしたの
で、伝送路を通って鈍った波形が再生されるときに、出
力信号Ｖａのパルス幅を長くすることなく、本来のパル
ス幅に近い矩形波パルス信号を出力する作用がある。
【０００９】
【実施例】図２は本発明の一実施例の構成を示す図であ
る。本実施例では、電源電圧Ｖｃｃを抵抗Ｒ１，Ｒ２で
分圧して基準電圧Ｖｔｈを設定し、遅延回路３を介して
電圧比較器１の負入力端子に印加している。また、基準
電圧Ｖｔｈは抵抗Ｒｃにより入力信号Ｖｓに追従するよ
うに構成されている。入力信号Ｖｓは電圧比較器１の正
入力端子に印加されている。電圧比較器１の基準電圧Ｖ
ｔｈは、電源電圧Ｖｃｃを抵抗Ｒ１、Ｒ２で分圧するこ
とによりＶｃｃ×Ｒ２／（Ｒ１＋Ｒ２）に設定され、抵
抗Ｒｃにより入力信号Ｖｓに応じてΔＶ＝Ｖｓ×Ｒｂ／
（Ｒｂ＋Ｒｃ）だけ変化する。ここで、Ｒｂ＝Ｒ１×Ｒ
２／（Ｒ１＋Ｒ２）である。したがって、電圧比較器１
の基準電圧レベルＶｔｈは、以下のようになる。 Ｖｔｈ＝Ｖｃｃ×Ｒ２／（Ｒ１＋Ｒ２）＋Ｖｓ×Ｒｂ／（Ｒｂ＋Ｒｃ） この基準電圧Ｖｔｈは遅延回路３を通り、ある一定時間
τの遅延を受けて、電圧比較器１の負入力端子に印加さ
れる。この遅延時間τは、ビット周期Ｔから最長パルス
幅ｔを引いた時間（Ｔ−ｔ）よりも短く設定する必要が
ある。
る。本実施例では、電源電圧Ｖｃｃを抵抗Ｒ１，Ｒ２で
分圧して基準電圧Ｖｔｈを設定し、遅延回路３を介して
電圧比較器１の負入力端子に印加している。また、基準
電圧Ｖｔｈは抵抗Ｒｃにより入力信号Ｖｓに追従するよ
うに構成されている。入力信号Ｖｓは電圧比較器１の正
入力端子に印加されている。電圧比較器１の基準電圧Ｖ
ｔｈは、電源電圧Ｖｃｃを抵抗Ｒ１、Ｒ２で分圧するこ
とによりＶｃｃ×Ｒ２／（Ｒ１＋Ｒ２）に設定され、抵
抗Ｒｃにより入力信号Ｖｓに応じてΔＶ＝Ｖｓ×Ｒｂ／
（Ｒｂ＋Ｒｃ）だけ変化する。ここで、Ｒｂ＝Ｒ１×Ｒ
２／（Ｒ１＋Ｒ２）である。したがって、電圧比較器１
の基準電圧レベルＶｔｈは、以下のようになる。 Ｖｔｈ＝Ｖｃｃ×Ｒ２／（Ｒ１＋Ｒ２）＋Ｖｓ×Ｒｂ／（Ｒｂ＋Ｒｃ） この基準電圧Ｖｔｈは遅延回路３を通り、ある一定時間
τの遅延を受けて、電圧比較器１の負入力端子に印加さ
れる。この遅延時間τは、ビット周期Ｔから最長パルス
幅ｔを引いた時間（Ｔ−ｔ）よりも短く設定する必要が
ある。
【００１０】本実施例における入力信号Ｖｓと基準電圧
Ｖｔｈの関係を図３（ａ）に示す。ここでは、入力信号
Ｖｓに対する基準電圧Ｖｔｈの遅延時間τを（Ｔ−ｔ）
／２に設定している。また、図６の従来例における入力
信号Ｖｓと基準電圧Ｖｔｈの関係を図３（ｃ）に示す。
さらに、図３（ｂ）は本実施例での出力信号Ｖａと従来
例での出力信号Ｖｃの波形を示している。この波形図か
ら明らかなように、基準電圧Ｖｔｈが遅延して入力信号
Ｖｓに追従するので、伝送路を通り鈍った入力信号は、
パルス幅が本来のパルス幅に近い矩形状信号として出力
される。したがって、この実施例では、信号が伝送路を
通り鈍っても、出力パルス幅が長くなることを防止し
て、符号歪みを少なくすることが出来るという効果が達
成される。
Ｖｔｈの関係を図３（ａ）に示す。ここでは、入力信号
Ｖｓに対する基準電圧Ｖｔｈの遅延時間τを（Ｔ−ｔ）
／２に設定している。また、図６の従来例における入力
信号Ｖｓと基準電圧Ｖｔｈの関係を図３（ｃ）に示す。
さらに、図３（ｂ）は本実施例での出力信号Ｖａと従来
例での出力信号Ｖｃの波形を示している。この波形図か
ら明らかなように、基準電圧Ｖｔｈが遅延して入力信号
Ｖｓに追従するので、伝送路を通り鈍った入力信号は、
パルス幅が本来のパルス幅に近い矩形状信号として出力
される。したがって、この実施例では、信号が伝送路を
通り鈍っても、出力パルス幅が長くなることを防止し
て、符号歪みを少なくすることが出来るという効果が達
成される。
【００１１】また、図４は本発明の他の実施例の回路図
である。本実施例では、基準電圧Ｖｔｈを入力信号Ｖｓ
に追従させるための抵抗Ｒｃと、入力信号Ｖｓに対して
基準電圧Ｖｔｈを遅延させるための遅延回路３の配置を
逆にしたものである。この実施例でも同様の効果が得ら
れる。
である。本実施例では、基準電圧Ｖｔｈを入力信号Ｖｓ
に追従させるための抵抗Ｒｃと、入力信号Ｖｓに対して
基準電圧Ｖｔｈを遅延させるための遅延回路３の配置を
逆にしたものである。この実施例でも同様の効果が得ら
れる。
【００１２】
【発明の効果】本発明のデジタル信号受信回路は、上記
のように構成したものであるから、電圧比較器の基準電
圧が入力信号に遅延して追従することにより、伝送路を
通った鈍りの有る入力信号が波形整形されるときに、パ
ルス幅が長くなることがなく、本来のパルス幅に近い矩
形波信号として出力されるので、伝送品質を向上させる
ことが可能となるという効果がある。
のように構成したものであるから、電圧比較器の基準電
圧が入力信号に遅延して追従することにより、伝送路を
通った鈍りの有る入力信号が波形整形されるときに、パ
ルス幅が長くなることがなく、本来のパルス幅に近い矩
形波信号として出力されるので、伝送品質を向上させる
ことが可能となるという効果がある。
【図１】本発明の基本構成を示すブロック回路図であ
る。
る。
【図２】本発明の一実施例の回路図である。
【図３】本発明の一実施例と従来例の動作を比較して示
した動作波形図である。
した動作波形図である。
【図４】本発明の他の実施例の回路図である。
【図５】従来例の回路図である。
【図６】他の従来例の回路図である。
１ 電圧比較器 ２ 基準電圧設定回路 ３ 遅延回路
Claims (1)
- 【請求項１】 入力信号のレベルを基準電圧と比較し
て波形再生されたデジタル信号を出力する電圧比較器
と、電圧比較器の基準電圧を設定すると共にこの基準電
圧を入力信号に追従させる基準電圧設定回路と、入力信
号に追従する基準電圧を遅延させることにより出力信号
のパルス幅を補正する遅延回路とから構成されることを
特徴とするデジタル信号受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5011163A JPH06224711A (ja) | 1993-01-26 | 1993-01-26 | デジタル信号受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5011163A JPH06224711A (ja) | 1993-01-26 | 1993-01-26 | デジタル信号受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224711A true JPH06224711A (ja) | 1994-08-12 |
Family
ID=11770379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5011163A Pending JPH06224711A (ja) | 1993-01-26 | 1993-01-26 | デジタル信号受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224711A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013089999A (ja) * | 2011-10-13 | 2013-05-13 | Hamamatsu Photonics Kk | 光受信回路 |
| CN113049012A (zh) * | 2021-03-10 | 2021-06-29 | 欧姆龙(上海)有限公司 | 发光装置和光电传感器 |
-
1993
- 1993-01-26 JP JP5011163A patent/JPH06224711A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013089999A (ja) * | 2011-10-13 | 2013-05-13 | Hamamatsu Photonics Kk | 光受信回路 |
| CN113049012A (zh) * | 2021-03-10 | 2021-06-29 | 欧姆龙(上海)有限公司 | 发光装置和光电传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1198780A (en) | Self-clocking binary receiver | |
| US4691170A (en) | Frequency multiplier circuit | |
| JPH06224711A (ja) | デジタル信号受信回路 | |
| US3980961A (en) | Frequency demodulator for a FSK data transmission system | |
| US5506533A (en) | Apparatus for generating a monostable signal | |
| US4266099A (en) | Pulse rejection and duration correction circuit | |
| US3978283A (en) | Switching arrangement for receiving dc signals | |
| US4598412A (en) | Binary digital data signal reproducing circuit in digital data transmission system | |
| JP2956309B2 (ja) | 信号受信回路 | |
| US4881242A (en) | Circuit arrangement for the transmission of data signals | |
| JPH0441531B2 (ja) | ||
| JP2834461B2 (ja) | 波形整形回路 | |
| JPH0422215A (ja) | パルス幅可変回路 | |
| SU1571785A1 (ru) | Регенератор цифрового сигнала | |
| JPS6211088Y2 (ja) | ||
| JPH024535Y2 (ja) | ||
| JPS6139769B2 (ja) | ||
| JPS6160623B2 (ja) | ||
| JPH03195170A (ja) | 信号受信回路 | |
| SU1465799A1 (ru) | Измеритель девиации частоты | |
| JPS61258533A (ja) | 振幅可変ｄａ変換集積回路 | |
| JP2825042B2 (ja) | Ｕ／ｂ変換回路 | |
| JPH0256853B2 (ja) | ||
| JPH04266213A (ja) | パルス幅調整回路 | |
| JPH08195654A (ja) | クロック再生回路 |