JPS6126073B2 - - Google Patents
Info
- Publication number
- JPS6126073B2 JPS6126073B2 JP51128097A JP12809776A JPS6126073B2 JP S6126073 B2 JPS6126073 B2 JP S6126073B2 JP 51128097 A JP51128097 A JP 51128097A JP 12809776 A JP12809776 A JP 12809776A JP S6126073 B2 JPS6126073 B2 JP S6126073B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential power
- display panel
- plasma display
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000295 complement effect Effects 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明はAC形ガス放電表示板、いわゆるプラ
ズマデイスプレイパネル（PDP）を時分割駆動法
により動作させるための駆動回路に関する。
ズマデイスプレイパネル（PDP）を時分割駆動法
により動作させるための駆動回路に関する。
プラズマデイスプレイパネルは、放電可能なガ
ス媒体を挾んで相対向し、かつマトリクス状に配
置された２組の電極群より成り、各電極のガス媒
体と接する表面が誘電体層で覆われ、外部印加電
圧が容量を介してガス媒体とカツプリングするよ
う構成されている。それ故に、所望のガスセルを
放電発光せしめるため、そのガスセルを挾んで相
交わる一対の対向電極間に、AC電圧が印加さ
れ、印加電圧の極性が変化するごとにセルは１回
ずつ間欠的に放電を行ない、発光する。
ス媒体を挾んで相対向し、かつマトリクス状に配
置された２組の電極群より成り、各電極のガス媒
体と接する表面が誘電体層で覆われ、外部印加電
圧が容量を介してガス媒体とカツプリングするよ
う構成されている。それ故に、所望のガスセルを
放電発光せしめるため、そのガスセルを挾んで相
交わる一対の対向電極間に、AC電圧が印加さ
れ、印加電圧の極性が変化するごとにセルは１回
ずつ間欠的に放電を行ない、発光する。
この種のプラズマデイスプレイパネルを時分割
法で駆動させるためには、まず相対向する行また
は列のいずれか一方の電極群の各電極に、一本ず
つ順番に複数個のパルスより成る電圧パルス列を
順次印加して、毎秒約60回以上の繰返し回数で走
査する。これらの電極のうち、ある特定の一電極
に電圧パルス列が印加され、即ち選択状態にある
時に、この電極にて定まる一列のガスセル群のう
ち、表示データ内容に応じて発光させたいセルを
定める全ての相対向する他の一方の電極に、前記
パルス列とは逆極性の電圧パルス列を印加してこ
れと選択状態とすることにより、所望のセルのみ
放電発光せしめ得る。前者電極群の各電極が一本
ずつ走査されるごとに上記操作を繰返せば、全画
面に所望の表示が現われる。
法で駆動させるためには、まず相対向する行また
は列のいずれか一方の電極群の各電極に、一本ず
つ順番に複数個のパルスより成る電圧パルス列を
順次印加して、毎秒約60回以上の繰返し回数で走
査する。これらの電極のうち、ある特定の一電極
に電圧パルス列が印加され、即ち選択状態にある
時に、この電極にて定まる一列のガスセル群のう
ち、表示データ内容に応じて発光させたいセルを
定める全ての相対向する他の一方の電極に、前記
パルス列とは逆極性の電圧パルス列を印加してこ
れと選択状態とすることにより、所望のセルのみ
放電発光せしめ得る。前者電極群の各電極が一本
ずつ走査されるごとに上記操作を繰返せば、全画
面に所望の表示が現われる。
今、走査の繰返し回数を一定値Ｒ回秒とした
時、１回の走査で各電極に割当てられるパルス個
数をａ個とすれば、放電発光すべきセルに印加さ
れるパルス個数は１秒間にRa個であり、前述し
たごとく、ガスセルは、印加電圧の極性が変化す
るごとに放電発光するので、１個のパルス電圧に
て２回放電し、従つて１秒間に2Ra回放電する。
時、１回の走査で各電極に割当てられるパルス個
数をａ個とすれば、放電発光すべきセルに印加さ
れるパルス個数は１秒間にRa個であり、前述し
たごとく、ガスセルは、印加電圧の極性が変化す
るごとに放電発光するので、１個のパルス電圧に
て２回放電し、従つて１秒間に2Ra回放電する。
ガスセルの１回当りの発光輝度は前記電極被覆
誘電体層の容量に比例するが誘電体層の耐圧破壊
を防ぐためには一定の厚さを有する必要があり、
容量は一定値以上にならないため、１回当りの発
光輝度には限度がある。現状では、実用に供する
程度の輝度を得るためには、毎秒５万回程度の放
電を行なわしめる必要がある。
誘電体層の容量に比例するが誘電体層の耐圧破壊
を防ぐためには一定の厚さを有する必要があり、
容量は一定値以上にならないため、１回当りの発
光輝度には限度がある。現状では、実用に供する
程度の輝度を得るためには、毎秒５万回程度の放
電を行なわしめる必要がある。
一方、走査する電極数をｎ本とした時、ガスセ
ルに毎秒2Ra回の放電を行なわせるためには、電
圧パルスの繰返し周波数はnRa（Hz）となり、例
えば、128本の走査側電極を有するプラズマデイ
スプレイパネルを実用に供するためは前記周波数
Rnaは nRa＝ｎ・２Ｒａ／２＝128×５００００／２＝320（K
Hz） となり、プラズマデイスプレイパネルの現状での
駆動電圧が約140Vであることを考慮すると、駆
動回路に対し、高圧性、高速性という重荷をおわ
せることになる。
ルに毎秒2Ra回の放電を行なわせるためには、電
圧パルスの繰返し周波数はnRa（Hz）となり、例
えば、128本の走査側電極を有するプラズマデイ
スプレイパネルを実用に供するためは前記周波数
Rnaは nRa＝ｎ・２Ｒａ／２＝128×５００００／２＝320（K
Hz） となり、プラズマデイスプレイパネルの現状での
駆動電圧が約140Vであることを考慮すると、駆
動回路に対し、高圧性、高速性という重荷をおわ
せることになる。
これを解消するために、従来、１組の高耐圧コ
ンプリメンタリートランジスタをその主要素とし
た駆動回路が提晶された。即ち、PNPトランジス
タとNPNトランジスタとを直列接続してスイツ
チングを行なわせパルス出力を得るというこの回
路構成は、500KHz以上の高速パルスが得られ、
しかも駆動回路自体による電力ロスが微少である
という点で非常に有用なものであつた。
ンプリメンタリートランジスタをその主要素とし
た駆動回路が提晶された。即ち、PNPトランジス
タとNPNトランジスタとを直列接続してスイツ
チングを行なわせパルス出力を得るというこの回
路構成は、500KHz以上の高速パルスが得られ、
しかも駆動回路自体による電力ロスが微少である
という点で非常に有用なものであつた。
しかるに、プラズマデイスプレイパネルの大形
化要求の叫ばれる昨今、前記コンプリメンタリー
駆動回路はその弱点をさらけ出した。即ち、パネ
ルの大形化に伴い、走査側の一本の電極で定まる
ガスセルの数が増大し、ガスセルの数に比例した
電流を駆動回路は供給せねばならないこと、さら
にパネルの大形化はパネル内外の浮遊容量の増大
をもたらしたこと等により、駆動回路の出力イン
ピーダンスはきわめて低いことが要請されたが、
前記コンプリメンタリー駆動回路は抵抗器を介し
て出力を得る構造となつていること、トランジス
タの直流電流増幅率ｈFEに限度のあること等の理
由から、この要請に適合し得なかつた。
化要求の叫ばれる昨今、前記コンプリメンタリー
駆動回路はその弱点をさらけ出した。即ち、パネ
ルの大形化に伴い、走査側の一本の電極で定まる
ガスセルの数が増大し、ガスセルの数に比例した
電流を駆動回路は供給せねばならないこと、さら
にパネルの大形化はパネル内外の浮遊容量の増大
をもたらしたこと等により、駆動回路の出力イン
ピーダンスはきわめて低いことが要請されたが、
前記コンプリメンタリー駆動回路は抵抗器を介し
て出力を得る構造となつていること、トランジス
タの直流電流増幅率ｈFEに限度のあること等の理
由から、この要請に適合し得なかつた。
本発明の目的は、大面積プラズマデイスプレイ
パネルを時分割法にて駆動すべく、出力インピー
ダンスがきわめて低く高圧かつ高速スイツチング
スピードの駆動回路を提供することにある。
パネルを時分割法にて駆動すべく、出力インピー
ダンスがきわめて低く高圧かつ高速スイツチング
スピードの駆動回路を提供することにある。
さらにまた、スイツチングに伴う内部電力ロス
の非常に少ないプラズマデイスプレイパネルの駆
動回路を提供することも本発明もうひとつの目的
である。
の非常に少ないプラズマデイスプレイパネルの駆
動回路を提供することも本発明もうひとつの目的
である。
本発明は、放電可能なガス媒体を挾んで相対向
し、かつマトリクス状に配置された２組の電極群
より成り、各電極のガス媒体と接する表面が誘電
体層で覆われ、外部印加電圧が容量を介してガス
媒体と結合するよう構成されたプラズマデイスプ
レイパネルを時分割法により駆動すべき駆動回路
において、第一のPNPトランジスタと第一の
NPNトランジスタより成る第一のコンプリメン
タリートランジスタ対のコレクター同志が抵抗器
を介して接続され、第一のPNPトランジスタのエ
ミツターは高電位電源に接続され、前記第一の
NPNトランジスタのエミツターは低電位電源に
接続され、第一のコンプリメンタリートランジス
タ対の各ベースはそれぞれ容量器を介して同一パ
ルス信号源に接続され、さらに第二のPNPトラン
ジスタと第二のNPNトランジスタより成る第二
のコンプリメンタリートランジスタ対があり、第
二のPNPトランジスタのコレクターは前記低電位
電源に接続され、第二のNPNトランジスタのコ
レクターは前記高電位電源に接続され、第二の
PNPトランジスタのベースは第一のPNPトランジ
スタと抵抗器との節に接続され、第二のNPNト
ランジスタのベースは第一のNPNトランジスタ
と抵抗器との節に接続され、第二のコンプリメン
タリートランジスタ対のエミツター同志を接続し
てこの節から前記プラズマデイスプレイパネルの
各電極に印加すべきパルス電圧出力を取り出すよ
う構成することにより目的を達成したものであ
る。
し、かつマトリクス状に配置された２組の電極群
より成り、各電極のガス媒体と接する表面が誘電
体層で覆われ、外部印加電圧が容量を介してガス
媒体と結合するよう構成されたプラズマデイスプ
レイパネルを時分割法により駆動すべき駆動回路
において、第一のPNPトランジスタと第一の
NPNトランジスタより成る第一のコンプリメン
タリートランジスタ対のコレクター同志が抵抗器
を介して接続され、第一のPNPトランジスタのエ
ミツターは高電位電源に接続され、前記第一の
NPNトランジスタのエミツターは低電位電源に
接続され、第一のコンプリメンタリートランジス
タ対の各ベースはそれぞれ容量器を介して同一パ
ルス信号源に接続され、さらに第二のPNPトラン
ジスタと第二のNPNトランジスタより成る第二
のコンプリメンタリートランジスタ対があり、第
二のPNPトランジスタのコレクターは前記低電位
電源に接続され、第二のNPNトランジスタのコ
レクターは前記高電位電源に接続され、第二の
PNPトランジスタのベースは第一のPNPトランジ
スタと抵抗器との節に接続され、第二のNPNト
ランジスタのベースは第一のNPNトランジスタ
と抵抗器との節に接続され、第二のコンプリメン
タリートランジスタ対のエミツター同志を接続し
てこの節から前記プラズマデイスプレイパネルの
各電極に印加すべきパルス電圧出力を取り出すよ
う構成することにより目的を達成したものであ
る。
次に図面を用いて詳細に説明する。
第１図は従来の高電圧、高速スイツチング形の
ドライバー回路をプラズマデイスプレイパネルに
接続した図である。図において、１は走査側電極
群の駆動回路群であり、２はデータ側電極群の駆
動回路群であるが、それぞれ走査信号発生器およ
びデータ信号発生器から供給される入力信号タイ
ミングが異なるのみで、構造は全く同一であるの
で、駆動回路１につき、動作を説明する。
ドライバー回路をプラズマデイスプレイパネルに
接続した図である。図において、１は走査側電極
群の駆動回路群であり、２はデータ側電極群の駆
動回路群であるが、それぞれ走査信号発生器およ
びデータ信号発生器から供給される入力信号タイ
ミングが異なるのみで、構造は全く同一であるの
で、駆動回路１につき、動作を説明する。
まず、TTLレベルあるいはそれに準じた電圧
振幅の入力信号がハイレベルになると、ほぼ同時
にPNPトランジスタＱ１１はオフになり、NPN
トランジスタＱ１２はオンになるので、ドライバ
ー回路の出力端１２は急峻にローレベルになり、
パネルからの電流を低電位電源（アース）に流し
落す。次に入力信号がローレベルになるとほぼ同
時にトランジスタＱ１１はオンになり、トランジ
スタＱ１２はオフになるので、出力端１２は急峻
にハイレベルになり高電位電源（＋V0）から抵抗
器Ｒ３を通してパネルへ電流を流し込む。
振幅の入力信号がハイレベルになると、ほぼ同時
にPNPトランジスタＱ１１はオフになり、NPN
トランジスタＱ１２はオンになるので、ドライバ
ー回路の出力端１２は急峻にローレベルになり、
パネルからの電流を低電位電源（アース）に流し
落す。次に入力信号がローレベルになるとほぼ同
時にトランジスタＱ１１はオンになり、トランジ
スタＱ１２はオフになるので、出力端１２は急峻
にハイレベルになり高電位電源（＋V0）から抵抗
器Ｒ３を通してパネルへ電流を流し込む。
以上の動作モードから明らかなように、この回
路構成はコンプリメンタリートランジスタの一方
がオンになるとほぼ同時に他方がオフになるの
で、出力電圧の立上り、立下りが急峻であるとと
もに、Ｑ１１，Ｑ１２を通して高電位電源から低
電位電源へ直接流れ落ちる電流が非常に少ないの
で、電力の無駄がなく好ましいものである。
路構成はコンプリメンタリートランジスタの一方
がオンになるとほぼ同時に他方がオフになるの
で、出力電圧の立上り、立下りが急峻であるとと
もに、Ｑ１１，Ｑ１２を通して高電位電源から低
電位電源へ直接流れ落ちる電流が非常に少ないの
で、電力の無駄がなく好ましいものである。
しかしながら、パネルが大形となり、要求され
る出力電流容量が大きくなるにつれ、トランジス
タオフ時に過渡的に現われるオン状態ストレージ
効果によりＱ１１とＱ１２が瞬間的に同時にオン
となつて破壊に至るのを防ぐために挿入されてい
る保護抵抗器Ｒ１３による電圧降下のため、出力
端１２に現われて電圧パルス波形は勾配が鈍り、
振幅が小さくなつてくる。さらには、トランジス
タのオン時のインピーダンスはカツプリング容量
器Ｃ１１およびＣ１２と、ベース抵抗Ｒ１１およ
びＲ１２とで決まるベース電流に依存するが、ベ
ース電流を増加してインピーダンスを下げようと
する試みは前述のオン時ストレージ時間の増長を
うながし、かえつて出力波形の鈍りと電力ロスの
増加となつて現われ失敗するので、インピーダン
スは極端には下げられず、コレクター・エミツタ
ー飽和電圧が大きくなり、いずれにせよ、出力電
圧振幅の減少を招く。
る出力電流容量が大きくなるにつれ、トランジス
タオフ時に過渡的に現われるオン状態ストレージ
効果によりＱ１１とＱ１２が瞬間的に同時にオン
となつて破壊に至るのを防ぐために挿入されてい
る保護抵抗器Ｒ１３による電圧降下のため、出力
端１２に現われて電圧パルス波形は勾配が鈍り、
振幅が小さくなつてくる。さらには、トランジス
タのオン時のインピーダンスはカツプリング容量
器Ｃ１１およびＣ１２と、ベース抵抗Ｒ１１およ
びＲ１２とで決まるベース電流に依存するが、ベ
ース電流を増加してインピーダンスを下げようと
する試みは前述のオン時ストレージ時間の増長を
うながし、かえつて出力波形の鈍りと電力ロスの
増加となつて現われ失敗するので、インピーダン
スは極端には下げられず、コレクター・エミツタ
ー飽和電圧が大きくなり、いずれにせよ、出力電
圧振幅の減少を招く。
第１図の駆動回路において、コレクタ損失1W
程度の高耐圧トランジスタを使用した場合、抵抗
器Ｒ１３の値はせいぜい500Ωまでしか下げられ
ず、ガスセルのピツチが１mmのプラズマデイスプ
レイパネルを駆動する場合、１回路で同時に放電
させ得るセルの数は50個が限度である。
程度の高耐圧トランジスタを使用した場合、抵抗
器Ｒ１３の値はせいぜい500Ωまでしか下げられ
ず、ガスセルのピツチが１mmのプラズマデイスプ
レイパネルを駆動する場合、１回路で同時に放電
させ得るセルの数は50個が限度である。
第２図に本発明の実施例を示す。
第２図においては、３は走査側電極群の駆動回
路群であり、４はデータ側電極群の駆動回路群で
ある。一本のデータ側電極では、前述の時分割駆
動法の説明から明らかなごとく、ここを流れる放
電電流は高々１ガスセル分であり、従つてパネル
が大形化されても駆動回路４は第１図に示した従
来の構成で充分役割を果し得る。他方、走査側の
駆動回路３の構成は本発明によるところのもので
ある。
路群であり、４はデータ側電極群の駆動回路群で
ある。一本のデータ側電極では、前述の時分割駆
動法の説明から明らかなごとく、ここを流れる放
電電流は高々１ガスセル分であり、従つてパネル
が大形化されても駆動回路４は第１図に示した従
来の構成で充分役割を果し得る。他方、走査側の
駆動回路３の構成は本発明によるところのもので
ある。
この回路の動作につき次に述べる。まず、抵抗
器Ｒ２３を介して直列に接続されたコンプリメン
タリートランジスタ対Ｑ２１，Ｑ２２が容量器Ｃ
２１，Ｃ２２を介して印加される走査信号により
交互にオン・オフを繰返すことは、第１図の説明
にて述べた内容と全く同一である。しかるに本駆
動回路ではPNPトランジスタＱ２３とNPNトラ
ンジスタＱ２４が追加される。今、Ｑ２１がオ
フ、Ｑ２２がオンとなつた場合、節２３と節２４
はローレベルとなり、Ｑ２３はオフ、Ｑ２４はオ
ンとなり出力端２２はローレベルとなりパネルか
らの電流を低電位電源に落とす。Ｑ２４はエミツ
ターフオロワーとして使用されているので、出力
端２２→Ｑ２４エミツター→Ｑ２４ベース→Ｒ２
３→Ｑ２２→低電位電源の経路で流れる電流、こ
れはほぼＲ２３で決まるが、即ちＱ２４のベース
電流のｈFE倍の電流を出力端から低電位電源に流
し落とすことができる。次にＱ２１がオン、Ｑ２
２がオフとなつた場合には、Ｑ２３がオン、Ｑ２
４がオフとなつて、Ｑ２３を通してＲ２３で決ま
る電流のｈFE倍の電流を高電位電源からパネルに
流し出すことができる。
器Ｒ２３を介して直列に接続されたコンプリメン
タリートランジスタ対Ｑ２１，Ｑ２２が容量器Ｃ
２１，Ｃ２２を介して印加される走査信号により
交互にオン・オフを繰返すことは、第１図の説明
にて述べた内容と全く同一である。しかるに本駆
動回路ではPNPトランジスタＱ２３とNPNトラ
ンジスタＱ２４が追加される。今、Ｑ２１がオ
フ、Ｑ２２がオンとなつた場合、節２３と節２４
はローレベルとなり、Ｑ２３はオフ、Ｑ２４はオ
ンとなり出力端２２はローレベルとなりパネルか
らの電流を低電位電源に落とす。Ｑ２４はエミツ
ターフオロワーとして使用されているので、出力
端２２→Ｑ２４エミツター→Ｑ２４ベース→Ｒ２
３→Ｑ２２→低電位電源の経路で流れる電流、こ
れはほぼＲ２３で決まるが、即ちＱ２４のベース
電流のｈFE倍の電流を出力端から低電位電源に流
し落とすことができる。次にＱ２１がオン、Ｑ２
２がオフとなつた場合には、Ｑ２３がオン、Ｑ２
４がオフとなつて、Ｑ２３を通してＲ２３で決ま
る電流のｈFE倍の電流を高電位電源からパネルに
流し出すことができる。
即ち、第２図の駆動回路３の出力インピーダン
スは第１図の従来の回路に比較し１／ｈＦＥまで低下せ しめられた。前出のガスセルピツチ１mmのプラズ
マデイスプレイパネルを駆動するに繰返し周波数
400KHzなる高速パルスを入力した条件のもと
で、512個のセルを同時に放電発光させ得るのは
当然の結果である。
スは第１図の従来の回路に比較し１／ｈＦＥまで低下せ しめられた。前出のガスセルピツチ１mmのプラズ
マデイスプレイパネルを駆動するに繰返し周波数
400KHzなる高速パルスを入力した条件のもと
で、512個のセルを同時に放電発光させ得るのは
当然の結果である。
さらに特筆すべきは、バツフアトランジスタＱ
２３およびＱ２４のベースはそれぞれＲ２３の両
端にたすきがけ状に接続されているので、スイツ
チングの過渡期にＲ２３の微かな電圧降下のおか
げで、Ｑ２３とＱ２４のオン、オフするタイミン
グがずれ、同時にオン状態となつてトランジスタ
を破壊する恐れはないことである。
２３およびＱ２４のベースはそれぞれＲ２３の両
端にたすきがけ状に接続されているので、スイツ
チングの過渡期にＲ２３の微かな電圧降下のおか
げで、Ｑ２３とＱ２４のオン、オフするタイミン
グがずれ、同時にオン状態となつてトランジスタ
を破壊する恐れはないことである。
第３図は本発明の他の実施例である。この回路
構成は第２図の駆動回路３に、ダイオードＤ１，
Ｄ２を追加したもので、スイツチング過渡期に、
Ｑ２３あるいはＱ２４のベース・エミツター間に
逆バイアスがかかり、ｈFEの低下等のトランジス
タの劣化を防止し、回路の信頼性を高める役割を
果している。
構成は第２図の駆動回路３に、ダイオードＤ１，
Ｄ２を追加したもので、スイツチング過渡期に、
Ｑ２３あるいはＱ２４のベース・エミツター間に
逆バイアスがかかり、ｈFEの低下等のトランジス
タの劣化を防止し、回路の信頼性を高める役割を
果している。
以上のごとく、本発明によれば、ガスセルピツ
チ１mmの場合512×160程度のセル数を有する大面
積プラズマデイスプレイパネルを時分割法にて駆
動し得る出力インピーダンスのきわめて低く、電
力ロスの非常に少ない効率の良い駆動回路が得ら
れる。
チ１mmの場合512×160程度のセル数を有する大面
積プラズマデイスプレイパネルを時分割法にて駆
動し得る出力インピーダンスのきわめて低く、電
力ロスの非常に少ない効率の良い駆動回路が得ら
れる。
第１図は従来の高電圧、高速スイツチング形の
駆動回路図であり、第２図は本発明の一実施例を
示す図であり、第３図は本発明の他の実施例を示
す図である。
駆動回路図であり、第２図は本発明の一実施例を
示す図であり、第３図は本発明の他の実施例を示
す図である。
Claims (1)
- １ 放電可能なガス媒体を挾んで相対向し、かつ
マトリクス状に配置された２組の電極群より成
り、各電極のガス媒体と接する表面が誘電体層で
覆われ、外部印加電圧が容量を介してガス媒体と
結合するよう構成されたプラズマデイスプレイパ
ネルを時分割駆動法により駆動すべき駆動回路に
おいて、第一のPNPトランジスタと第一のNPN
トランジスタより成る第一のコンプリメンタリー
トランジスタ対のコレクター同志が抵抗器を介し
て接続され、前記第一のPNPトランジスタのエミ
ツターは高電位電源に接続され、前記第一の
NPNトランジスタのエミツタは低電位電源に接
続され、第一のコンプリメンタリートランジスタ
対の各ベースはそれぞれ容量器を介して同一パル
ス信号源に接続され、さらに第二のPNPトランジ
スタと第二のNPNトランジスタより成る第二の
コンプリメンタリートランジスタ対を設け、前記
第二のPNPトランジスタのコレクターは前記低電
位電源に接続され、前記第二のNPNトランジス
タのコレクタは前記高電位電源に接続され、前記
第二のPNPトランジスタのベースは前記第一の
PNPトランジスタと抵抗器との節に接続され、前
記第二のNPNトランジスタのベースは前記第一
のNPNトランジスタと抵抗器との節に接続さ
れ、前記第二のコンプリメンタリートランジスタ
対のエミツタ同志を接続してこの節から前記プラ
ズマデイスプレイパネルの各電極に印加すべきパ
ルス電圧出力を取り出すよう構成したことを特徴
とするプラズマデイスプレイパネルの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12809776A JPS5353226A (en) | 1976-10-25 | 1976-10-25 | Driving circuit of plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12809776A JPS5353226A (en) | 1976-10-25 | 1976-10-25 | Driving circuit of plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5353226A JPS5353226A (en) | 1978-05-15 |
| JPS6126073B2 true JPS6126073B2 (ja) | 1986-06-18 |
Family
ID=14976311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12809776A Granted JPS5353226A (en) | 1976-10-25 | 1976-10-25 | Driving circuit of plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5353226A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01134079U (ja) * | 1988-03-04 | 1989-09-12 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6258718A (ja) * | 1985-09-06 | 1987-03-14 | Nippon Kogaku Kk <Nikon> | パルス出力回路 |
-
1976
- 1976-10-25 JP JP12809776A patent/JPS5353226A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01134079U (ja) * | 1988-03-04 | 1989-09-12 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5353226A (en) | 1978-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4123751A (en) | Electronic display apparatus including a DC-responsive electro-luminescent phosphor screen | |
| CA1233921A (en) | System and method for operating a display panel having memory | |
| US3611296A (en) | Driving circuitry for gas discharge panel | |
| JPS6126073B2 (ja) | ||
| CA1076723A (en) | Driving and addressing circuitry for gas discharge display/memory panels | |
| JP3078114B2 (ja) | 気体放電表示パネルの駆動方法および駆動装置 | |
| US6124677A (en) | Method and circuit for testing the output connections of a driver circuit for a plasma display panel | |
| EP0122072B1 (en) | Gas-filled dot matrix display panel and operating system | |
| US4509045A (en) | Low cost addressing system for AC plasma panels | |
| US3967157A (en) | Driving circuit for a gas discharge display panel | |
| US20050140309A1 (en) | Driving circuit, driving method , and plasma display device | |
| JPS59146091A (ja) | 高速パルス増幅回路 | |
| JPH0483290A (ja) | プラズマ・ディスプレイ装置 | |
| US4734686A (en) | Gas discharge display apparatus | |
| JPS5924891A (ja) | 放電表示板の駆動方式 | |
| US3778675A (en) | Circuit for operating multiple position display tubes | |
| US4575716A (en) | Method and system for operating a display panel having memory with cell re-ignition means | |
| US20020142694A1 (en) | Method for dissipating heat on address electrode drive chips of plasma display panel | |
| JPS6365958B2 (ja) | ||
| KR100705820B1 (ko) | 플라즈마 디스플레이 장치 | |
| JPS6256513B2 (ja) | ||
| JPH09114412A (ja) | 発光パネル駆動回路 | |
| JPS6346434B2 (ja) | ||
| JPS6365959B2 (ja) | ||
| JPS644145Y2 (ja) |