JPS6126220A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6126220A JPS6126220A JP59148046A JP14804684A JPS6126220A JP S6126220 A JPS6126220 A JP S6126220A JP 59148046 A JP59148046 A JP 59148046A JP 14804684 A JP14804684 A JP 14804684A JP S6126220 A JPS6126220 A JP S6126220A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- distribution
- substrate
- implanting
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、イオン注入法により急しぬんで浅い接合を形
成する方法を提供するものである。
成する方法を提供するものである。
従来例の構成とその問題点
ＮＰＮ ）ランジスタのエミッタ及びベース領域の形成
方法の従来例を説明する。
方法の従来例を説明する。
従来の方法では、ベース領域を形成するほう素イオンを
半導体基板に注入する際、前記半導体基板は、結晶性の
よい状態であった。すなわち、前記ほう素イオン注入前
に砒素イオンの注入によるエミッタ領域を形成する工程
がある場合には、砒素イオンによる半導体基板の結晶の
乱れをアニール工程によって回復した状態で行なわれて
いた。
半導体基板に注入する際、前記半導体基板は、結晶性の
よい状態であった。すなわち、前記ほう素イオン注入前
に砒素イオンの注入によるエミッタ領域を形成する工程
がある場合には、砒素イオンによる半導体基板の結晶の
乱れをアニール工程によって回復した状態で行なわれて
いた。
例えば面方位がく１１１〉基板濃度５ Ｘ １０１５ｃ
ｔｒ；−，３のｎ５シリコン基板上に２００への熱酸化
膜を成長させて、砒素イオンを加速電圧１４０Ｋｅｖ、
ドーズ量５０×１０１５ｃＩｎ−３注入角度７°で注入
し、８５０’Ｃのちっ累算囲気中にて２０分間のアニー
ルを行う。続いてほう素イオンを加速電圧６０ＫｅＶＳ
ドース量１．ＯＸ １０１４ ｃＩＩＬ−’注入角度７
°で注入し、８５０’Ｃのちり累算囲気中で２０分間の
アニールを行い、ＮＰＮ）ランジスタを形成する。
ｔｒ；−，３のｎ５シリコン基板上に２００への熱酸化
膜を成長させて、砒素イオンを加速電圧１４０Ｋｅｖ、
ドーズ量５０×１０１５ｃＩｎ−３注入角度７°で注入
し、８５０’Ｃのちっ累算囲気中にて２０分間のアニー
ルを行う。続いてほう素イオンを加速電圧６０ＫｅＶＳ
ドース量１．ＯＸ １０１４ ｃＩＩＬ−’注入角度７
°で注入し、８５０’Ｃのちり累算囲気中で２０分間の
アニールを行い、ＮＰＮ）ランジスタを形成する。
以上の様にして形成したＮＰＮ接合トランジスタの深さ
方向の不純物分布を二次イオン質量分析法で測定した結
果を第１図に示す。ほう素分布１１は、チャネリング効
果によると考えられる分布のすそ野の広がり部分１２が
見られ、ＮＰＮ ）ランジスタのベース領域１３のほう
素分布になだらかな傾斜が見られ、これによってベース
幅が広がっている。この様なベース領域１３の不純物分
布では、ベース幅が広く又、ベース・コレクタ接合の接
合容量が大きくなシ、高い周波数領域での動作が不可能
となる。以上の様に従来の方法では、急し向んで浅いＰ
Ｎ接合が形成できない為、トランジスタの電流増幅率、
最高動作周波数を向上させる事ができない。
方向の不純物分布を二次イオン質量分析法で測定した結
果を第１図に示す。ほう素分布１１は、チャネリング効
果によると考えられる分布のすそ野の広がり部分１２が
見られ、ＮＰＮ ）ランジスタのベース領域１３のほう
素分布になだらかな傾斜が見られ、これによってベース
幅が広がっている。この様なベース領域１３の不純物分
布では、ベース幅が広く又、ベース・コレクタ接合の接
合容量が大きくなシ、高い周波数領域での動作が不可能
となる。以上の様に従来の方法では、急し向んで浅いＰ
Ｎ接合が形成できない為、トランジスタの電流増幅率、
最高動作周波数を向上させる事ができない。
発明の目的
本発明は上記欠点を除去することのできる半導体装置を
提供せんとするものである。
提供せんとするものである。
発明の構成
本発明は先ず砒素イオンを半導体基板に注入しｎ型領域
となる不純物（砒素）をドープすると同時に、半導体基
板の結晶性を乱して少くとも一部を非晶質化する。次に
、アニールをしない状態で、ほう素イオンを非晶質化部
分に注入する。この際、ほう素イオンは先に注入した砒
素イオンによる半導体基板の結晶性の乱れによってチャ
ネリングが抑制される。又、注入するほう素イオンの射
影飛程は、砒素イオン注入による砒素分布よシ浅くし、
砒素イオン注入によって生じる半導体基板の結晶性が乱
れる範囲内とする。
となる不純物（砒素）をドープすると同時に、半導体基
板の結晶性を乱して少くとも一部を非晶質化する。次に
、アニールをしない状態で、ほう素イオンを非晶質化部
分に注入する。この際、ほう素イオンは先に注入した砒
素イオンによる半導体基板の結晶性の乱れによってチャ
ネリングが抑制される。又、注入するほう素イオンの射
影飛程は、砒素イオン注入による砒素分布よシ浅くし、
砒素イオン注入によって生じる半導体基板の結晶性が乱
れる範囲内とする。
実施例の説明
面方位が＜１１１＞、基板濃度５×１０ ののｎ型シリ
コン基板上に２００人の熱酸化膜を成長させて、砒素イ
オンを加速電圧１４０Ｋｅｖ、ドース量５．ｏ×１ｏ１
５ｃＩｒＬ−５、注入角度７°で注入し非晶質化部分を
形成する。引き続き、熱処理、アニール等を行うことな
く非晶質化部分にほう素イオンを加速電圧ｃｓＯＫｅｖ
、ドース量１．０Ｘ１０”ｃｒ／Ｌ−３、注入角度７°
で注入して、８５０°Ｃのちつ累算囲気中で３０分アニ
ールを行い、ＮＰＮ）ランジスタを形成する。
コン基板上に２００人の熱酸化膜を成長させて、砒素イ
オンを加速電圧１４０Ｋｅｖ、ドース量５．ｏ×１ｏ１
５ｃＩｒＬ−５、注入角度７°で注入し非晶質化部分を
形成する。引き続き、熱処理、アニール等を行うことな
く非晶質化部分にほう素イオンを加速電圧ｃｓＯＫｅｖ
、ドース量１．０Ｘ１０”ｃｒ／Ｌ−３、注入角度７°
で注入して、８５０°Ｃのちつ累算囲気中で３０分アニ
ールを行い、ＮＰＮ）ランジスタを形成する。
以上の様にして形成したＮＰＮ接合トランジス・りの深
さ方向の不純物分布を二次イオン質量分析法で測定した
結果を第２図に示す。第１図に示した場合と同じ様に、
ほう素分布２１は、チャネリングによると考えられる分
布のすそ野の広がシ部分２２が見られるが、第１図の場
合に比べて、すそ野の広がり部分の傾斜は急し曲んにな
っている。
さ方向の不純物分布を二次イオン質量分析法で測定した
結果を第２図に示す。第１図に示した場合と同じ様に、
ほう素分布２１は、チャネリングによると考えられる分
布のすそ野の広がシ部分２２が見られるが、第１図の場
合に比べて、すそ野の広がり部分の傾斜は急し曲んにな
っている。
これに伴い、ベース領域２３のほう素分布は、急しゐん
な形となり、ベース幅は従来の第１図で示した例に比し
て０．３μｍから０．２５μｍとなり、約１７％ベース
巾が狭くなるなり、又最高動作周波数も約２０％向上さ
れた。
な形となり、ベース幅は従来の第１図で示した例に比し
て０．３μｍから０．２５μｍとなり、約１７％ベース
巾が狭くなるなり、又最高動作周波数も約２０％向上さ
れた。
発明の効果
本発明は急し曲んで浅いＮＰＮ接合を容易に製造する方
法を提供するものである。
法を提供するものである。
第１図は従来の方法によるＮＰＮ ）ランジスタの不純
物分布を示す図、第２図は本発明によるＮＰＮ）ランジ
スタの不純物分布を示す図である。 ２１・・・・・・ほう素分布、２２・・・・・・すそ野
部分、２３・・・・・・ベース領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ヴ呆さＯＬ％Ｊ
物分布を示す図、第２図は本発明によるＮＰＮ）ランジ
スタの不純物分布を示す図である。 ２１・・・・・・ほう素分布、２２・・・・・・すそ野
部分、２３・・・・・・ベース領域。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ヴ呆さＯＬ％Ｊ
Claims (2)
- （１）半導体基板に砒素イオンを注入して少くとも一部
を非晶質化する工程と、前記工程に引き続き、熱処理及
びアニールを行なわずにほう素イオンを前記非晶質化部
分に注入する工程を有する事を特徴とする半導体装置の
製造方法。 - （２）ほう素イオンの注入によるほう素イオンの射影飛
程が、砒素イオンの注入による砒素分布より浅い事を特
徴とする特許請求の範囲第１項に記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59148046A JPS6126220A (ja) | 1984-07-16 | 1984-07-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59148046A JPS6126220A (ja) | 1984-07-16 | 1984-07-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6126220A true JPS6126220A (ja) | 1986-02-05 |
Family
ID=15443926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59148046A Pending JPS6126220A (ja) | 1984-07-16 | 1984-07-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6126220A (ja) |
-
1984
- 1984-07-16 JP JP59148046A patent/JPS6126220A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283236A (en) | Method of fabricating lateral PNP transistors utilizing selective diffusion and counter doping | |
| JPS62293753A (ja) | 高密度集積ｃｍｏｓ回路の製造方法 | |
| EP0768709A3 (en) | A BiCMOS process with low base recombination current bipolar transistor | |
| JPH0320046A (ja) | 半導体装置の製造方法 | |
| JPH0878674A (ja) | 半導体装置およびその製造方法ならびにバイポーラトランジスタ | |
| JPH0226032A (ja) | 半導体装置の製造方法 | |
| US5096840A (en) | Method of making a polysilicon emitter bipolar transistor | |
| JPS62200723A (ja) | 半導体装置の製造方法 | |
| JPH11274090A (ja) | 浅い接合を有するデバイスの製造方法 | |
| JPH01246871A (ja) | バイポーラトランジスタの製造方法 | |
| JPS61276261A (ja) | 高速バイポ−ラトランジスタの製造方法 | |
| JPH03101220A (ja) | 半導体装置の製造方法 | |
| JPH06101450B2 (ja) | 半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 | |
| JP2568680B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0656838B2 (ja) | 半導体装置の製造方法 | |
| JPH06333869A (ja) | 半導体装置の製造方法 | |
| JPS6223148A (ja) | 半導体装置の製造方法 | |
| JPS595667A (ja) | トランジスタおよびその製造方法 | |
| JPH04245674A (ja) | 半導体装置の製造方法 | |
| JPH0656836B2 (ja) | 半導体装置の製造方法 | |
| JPH0132669B2 (ja) | ||
| JPS6148974A (ja) | トランジスタの製造方法 | |
| JPH025426A (ja) | 半導体装置の製造方法 |