JPH06101450B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06101450B2 JPH06101450B2 JP60187005A JP18700585A JPH06101450B2 JP H06101450 B2 JPH06101450 B2 JP H06101450B2 JP 60187005 A JP60187005 A JP 60187005A JP 18700585 A JP18700585 A JP 18700585A JP H06101450 B2 JPH06101450 B2 JP H06101450B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration
- ion
- type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明はGaAs等のIII−Ｖ族化合物半導体を用いた半導
体装置の製造方法に係り、特に高濃度ｎ型層を形成する
工程の改良に関する。
体装置の製造方法に係り、特に高濃度ｎ型層を形成する
工程の改良に関する。
GaAs等のIII−Ｖ族化合物半導体は電子の移動度が大き
いことから、高速動作をする電子デバイスへの応用が進
められている。MESFETやAlGaAsとGaAsのヘテロ接合を用
いたヘテロ接合バイポーラトランジスタ（HBT）などの
素子製造において、特にオーミック電極の接触抵抗を下
げるために選択的に高濃度ｎ型層を形成する技術が必要
とされている。これらの素子においては特に高い制御性
を必要とすることから、イオン注入法が専ら用いられて
おり、ｎ型不純物のイオン種としては注入損失が比較的
少なくまた拡散定数が少ない等の理由でシリコン（Si）
が多く用いられている。
いことから、高速動作をする電子デバイスへの応用が進
められている。MESFETやAlGaAsとGaAsのヘテロ接合を用
いたヘテロ接合バイポーラトランジスタ（HBT）などの
素子製造において、特にオーミック電極の接触抵抗を下
げるために選択的に高濃度ｎ型層を形成する技術が必要
とされている。これらの素子においては特に高い制御性
を必要とすることから、イオン注入法が専ら用いられて
おり、ｎ型不純物のイオン種としては注入損失が比較的
少なくまた拡散定数が少ない等の理由でシリコン（Si）
が多く用いられている。
ところでこの種の従来技術の問題として、イオン注入法
によっては高濃度ｎ型層を形成することが困難である、
ということが明らかになってきた。このことを図面を用
いて以下に説明する。
によっては高濃度ｎ型層を形成することが困難である、
ということが明らかになってきた。このことを図面を用
いて以下に説明する。
第４図は、半絶縁性GaAs基板にSi+を130KeVの加速エネ
ルギーで注入し、表面をCVDSiO2膜により覆ってAsの解
離を防ぎつつ、ハロゲンランプ照射により熱処理して得
られたｎ型層のシートキャリア濃度とイオン注入量の関
係を示している。注入量が５×1013/cm2のときはシート
キャリア濃度は注入量の65％となったが、注入量を増加
するにつれて活性化率は低下し、注入量が１×1015/cm2
では僅かに注入イオン量の８％しかドナーとして作用し
なかった。
ルギーで注入し、表面をCVDSiO2膜により覆ってAsの解
離を防ぎつつ、ハロゲンランプ照射により熱処理して得
られたｎ型層のシートキャリア濃度とイオン注入量の関
係を示している。注入量が５×1013/cm2のときはシート
キャリア濃度は注入量の65％となったが、注入量を増加
するにつれて活性化率は低下し、注入量が１×1015/cm2
では僅かに注入イオン量の８％しかドナーとして作用し
なかった。
このようにSiの活性化率が小さくなるのは、SiがIV族元
素であり、GaAs中では両性ドーパントとして作用するか
らである。Siがドナーとして作用するためには、SiがGa
格子位置に入る必要があるが、Si注入量が増加するとAs
格子位置に入るSiの割合いが増加し、有効に機能するド
ナー密度が増えない。
素であり、GaAs中では両性ドーパントとして作用するか
らである。Siがドナーとして作用するためには、SiがGa
格子位置に入る必要があるが、Si注入量が増加するとAs
格子位置に入るSiの割合いが増加し、有効に機能するド
ナー密度が増えない。
この様な点に鑑み、SiのGa格子位置への置換を促進する
ため、意識的にGaとAsの原子比を１からずらす試みが最
近行われている。例えば表面保護膜にSiONを用い、膜中
へのGaの拡散を利用してGaAs中にGa空孔を生成し、これ
によりSiの活性化率を高める方法がある。しかしこの方
法は制御性に欠け、Siの活性化率はさほど大きくならな
い。より直接的にGaとAsの比を変えるためには、Asをイ
オン注入することが考えられるが、Asは重い元素であっ
て注入損傷が増加し、かえってSiの活性化率を低下させ
る。
ため、意識的にGaとAsの原子比を１からずらす試みが最
近行われている。例えば表面保護膜にSiONを用い、膜中
へのGaの拡散を利用してGaAs中にGa空孔を生成し、これ
によりSiの活性化率を高める方法がある。しかしこの方
法は制御性に欠け、Siの活性化率はさほど大きくならな
い。より直接的にGaとAsの比を変えるためには、Asをイ
オン注入することが考えられるが、Asは重い元素であっ
て注入損傷が増加し、かえってSiの活性化率を低下させ
る。
このようにGaAs結晶にSiをイオン注入して高濃度ｎ型層
を得ることは、未解決の技術的課題であった。
を得ることは、未解決の技術的課題であった。
本発明は上述の技術的課題を解決して、III−Ｖ族化合
物半導体層にSiのイオン注入により高濃度ｎ型層を形成
するようにした半導体装置の製造方法を提供することを
目的とする。
物半導体層にSiのイオン注入により高濃度ｎ型層を形成
するようにした半導体装置の製造方法を提供することを
目的とする。
本発明においては、III−Ｖ族化合物半導体層にSiをイ
オン注入する工程と前後して、半導体層の構成元素とし
ては含まれないリン（Ｐ）をイオン注入し、これらのイ
オン注入工程の後熱処理して高濃度ｎ型層を形成する。
オン注入する工程と前後して、半導体層の構成元素とし
ては含まれないリン（Ｐ）をイオン注入し、これらのイ
オン注入工程の後熱処理して高濃度ｎ型層を形成する。
前述したようにSiのイオン注入で高濃度ｎ型GaAs層が得
られない理由は、注入されるSiの一部がAs格子点を置換
するためである。本発明においては、SiのGa格子点への
置換を促進し、かつそのときのAs量の不足を補うため
に、Asと同じＶ族元素であるＰをイオン注入により注入
し、Siのドナーとしての活性化率を向上させる。Ｐは原
子番号が15であり、Siより一つ大きいだけなので、Siと
殆ど同じ注入エネルギーでSiと同じ射影飛程を得ること
ができる。更に、GaPとGaAsが全率固溶体をつくること
から予想されるように、Ｐの導入によってGaAs結晶中に
新たな結晶欠陥が誘起されることはない。
られない理由は、注入されるSiの一部がAs格子点を置換
するためである。本発明においては、SiのGa格子点への
置換を促進し、かつそのときのAs量の不足を補うため
に、Asと同じＶ族元素であるＰをイオン注入により注入
し、Siのドナーとしての活性化率を向上させる。Ｐは原
子番号が15であり、Siより一つ大きいだけなので、Siと
殆ど同じ注入エネルギーでSiと同じ射影飛程を得ること
ができる。更に、GaPとGaAsが全率固溶体をつくること
から予想されるように、Ｐの導入によってGaAs結晶中に
新たな結晶欠陥が誘起されることはない。
本発明によれば、Siのイオン注入により従来実現できな
かったような５×1019/cm3という高いキャリア濃度のｎ
型層を得ることが可能となった。この高濃度ｎ型層にTi
/Al膜を用いてノンアロイで良好なオーミック電極が形
成できた。この結果従来より用いられてきたAuGe合金に
よるアロイオーミック電極が不要になり、素子の信頼性
向上とコスト低減を図ることができる。
かったような５×1019/cm3という高いキャリア濃度のｎ
型層を得ることが可能となった。この高濃度ｎ型層にTi
/Al膜を用いてノンアロイで良好なオーミック電極が形
成できた。この結果従来より用いられてきたAuGe合金に
よるアロイオーミック電極が不要になり、素子の信頼性
向上とコスト低減を図ることができる。
具体的な素子製造に適用した実施例の説明に先だち、半
絶縁性GaAs基板にSiとＰのイオン注入により高濃度ｎ型
層を形成した実験結果を説明する。
絶縁性GaAs基板にSiとＰのイオン注入により高濃度ｎ型
層を形成した実験結果を説明する。
第１図は、半絶縁性GaAs基板にSiとＰをそれぞれ130KeV
と140KeVの注入エネルギーで同じ量イオン注入した時の
Si注入量と得られたｎ型層のシートキャリア濃度の関係
（実線）を示したものである。図には、Ｐイオン注入を
行なわない従来例（破線）を併せて示している。これら
のイオン注入後の熱処理は、CVDSiO2膜により表面を覆
い、ハロゲンランプにより1050℃に加熱することで行な
った。従来法では、Si注入量が１×1015/cm2のときキャ
リア活性化率は８％であったが、本発明の方法では65％
という大きい値を示した。
と140KeVの注入エネルギーで同じ量イオン注入した時の
Si注入量と得られたｎ型層のシートキャリア濃度の関係
（実線）を示したものである。図には、Ｐイオン注入を
行なわない従来例（破線）を併せて示している。これら
のイオン注入後の熱処理は、CVDSiO2膜により表面を覆
い、ハロゲンランプにより1050℃に加熱することで行な
った。従来法では、Si注入量が１×1015/cm2のときキャ
リア活性化率は８％であったが、本発明の方法では65％
という大きい値を示した。
このときのキャリア濃度分布を第２図に実線で示す。Ｐ
イオン注入の併用によりピークキャリア濃度は５×1013
/cm9に達した。第２図には、130KeVにおけるSiと140KeV
におけるＰのLSS理論曲線をそれぞれ破線で示した。Ｐ
の濃度分布はSiのそれとほぼ一致していることが理解さ
れる。
イオン注入の併用によりピークキャリア濃度は５×1013
/cm9に達した。第２図には、130KeVにおけるSiと140KeV
におけるＰのLSS理論曲線をそれぞれ破線で示した。Ｐ
の濃度分布はSiのそれとほぼ一致していることが理解さ
れる。
第３図は本発明を適用したHBTの断面構造を示す。図に
おいて、１はn+型GaAs基板、２はコレクタとなるｎ型Ga
As層、３はベースとなるｐ型GaAs層、４はエミッタとな
るｎ型AlGaAs層、５は高濃度ｎ型エミッタ・キャップ層
である。高濃度ｎ型エミッタ・キャップ層５をSiとＰの
イオン注入を併用した本発明の方法により形成した。
おいて、１はn+型GaAs基板、２はコレクタとなるｎ型Ga
As層、３はベースとなるｐ型GaAs層、４はエミッタとな
るｎ型AlGaAs層、５は高濃度ｎ型エミッタ・キャップ層
である。高濃度ｎ型エミッタ・キャップ層５をSiとＰの
イオン注入を併用した本発明の方法により形成した。
このようにエミッタ接合にAlGaAs−GaAsヘテロ接合を用
いたnpnウエーハをエピタキシャル成長法やイオン注入
法を利用して形成した後、Mgをイオン注入して高濃度p+
型外部ベース層６を形成する。７はベース電極、８はSi
O2膜、９はエミッタ電極、10はボロン（Ｂ）をイオン注
入して形成した高抵抗層である。
いたnpnウエーハをエピタキシャル成長法やイオン注入
法を利用して形成した後、Mgをイオン注入して高濃度p+
型外部ベース層６を形成する。７はベース電極、８はSi
O2膜、９はエミッタ電極、10はボロン（Ｂ）をイオン注
入して形成した高抵抗層である。
この実施例によるHBTは、高濃度ｎ型エミッタ・ャップ
層５が充分に低抵抗であり、注入量１×1015/cm2のエミ
ッタ・キャップ層５にTi/Alを蒸着してコンタクト抵抗
を測定したところ、ノンアロイでオーミック接触を示
し、固有コンタクト抵抗率は４×0-7・cm2と小さい値を
示した。
層５が充分に低抵抗であり、注入量１×1015/cm2のエミ
ッタ・キャップ層５にTi/Alを蒸着してコンタクト抵抗
を測定したところ、ノンアロイでオーミック接触を示
し、固有コンタクト抵抗率は４×0-7・cm2と小さい値を
示した。
なお本発明において、Ｐの注入量および注入の加速電圧
をSiのそれと等しくすることは必ずしも必要ではない。
例えば、Ｐの注入量をSi注入量の1/10から10倍程度の範
囲で選択して不純物活性化率の向上が認められる。本発
明はまたGaAsの他、InAsやAlGaAs等他のIII−Ｖ族半導
体にｎ型層を形成する場合に適用することができる。本
発明は、MESFETのソース，ドレイン領域等に高濃度ｎ型
層を形成する場合にも当然有効である。
をSiのそれと等しくすることは必ずしも必要ではない。
例えば、Ｐの注入量をSi注入量の1/10から10倍程度の範
囲で選択して不純物活性化率の向上が認められる。本発
明はまたGaAsの他、InAsやAlGaAs等他のIII−Ｖ族半導
体にｎ型層を形成する場合に適用することができる。本
発明は、MESFETのソース，ドレイン領域等に高濃度ｎ型
層を形成する場合にも当然有効である。
第１図は本発明による半絶縁性GaAs基板へのSiイオン注
入量とシートキャリア濃度の関係を示す図、第２図は同
じくキャリア濃度分布を示す図、第３図は本発明を適用
したHBTを示す図、第４図は従来法による半絶縁性GaAs
基板に対するSi注入量とシートキヤリア濃度の関係を示
す図である。 １……n+型GaAs基板、２……ｎ型GaAs層（コレクタ）、
３……ｐ型GaAs層（ベース）、４……ｎ型AlGaAs層（エ
ミッタ）、５……n+型エミッタ・キャップ層、６……p+
型外部ベース層、７……ベース電極、８……SiO2膜、９
……エミッタ電極、10……高抵抗層。
入量とシートキャリア濃度の関係を示す図、第２図は同
じくキャリア濃度分布を示す図、第３図は本発明を適用
したHBTを示す図、第４図は従来法による半絶縁性GaAs
基板に対するSi注入量とシートキヤリア濃度の関係を示
す図である。 １……n+型GaAs基板、２……ｎ型GaAs層（コレクタ）、
３……ｐ型GaAs層（ベース）、４……ｎ型AlGaAs層（エ
ミッタ）、５……n+型エミッタ・キャップ層、６……p+
型外部ベース層、７……ベース電極、８……SiO2膜、９
……エミッタ電極、10……高抵抗層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/205 29/812
Claims (4)
- 【請求項１】III−Ｖ族化合物半導体層にシリコンをイ
オン注入する工程と、この工程と前後して前記半導体層
の同じ領域に半導体層の構成元素としては含まれないリ
ンをイオン注入する工程と、これらのイオン注入工程の
後熱処理を行なって高濃度ｎ型層を形成する工程とを備
えたことを特徴とする半導体装置の製造方法。 - 【請求項２】前記III−Ｖ族化合物半導体はGaAsである
特許請求の範囲第１項記載の半導体装置の製造方法。 - 【請求項３】前記高濃度ｎ型層はヘテロ接合バイポーラ
トランジスタのエミッタ・キャップ層である特許請求の
範囲第１項記載の半導体装置の製造方法。 - 【請求項４】前記高濃度ｎ型層は、MOSFETのソース又は
ドレイン領域である特許請求の範囲第１項記載の半導体
装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60187005A JPH06101450B2 (ja) | 1985-08-26 | 1985-08-26 | 半導体装置の製造方法 |
| EP86306578A EP0213919B1 (en) | 1985-08-26 | 1986-08-26 | Semiconductor devices and method of manufacturing same by ion implantation |
| DE8686306578T DE3679947D1 (de) | 1985-08-26 | 1986-08-26 | Halbleiteranordnungen und verfahren zur herstellung mittels ionenimplantation. |
| US07/559,410 US5053846A (en) | 1985-08-26 | 1990-07-26 | Semiconductor bipolar device with phosphorus doping |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60187005A JPH06101450B2 (ja) | 1985-08-26 | 1985-08-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6247121A JPS6247121A (ja) | 1987-02-28 |
| JPH06101450B2 true JPH06101450B2 (ja) | 1994-12-12 |
Family
ID=16198535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60187005A Expired - Lifetime JPH06101450B2 (ja) | 1985-08-26 | 1985-08-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101450B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286308A (ja) * | 1988-05-12 | 1989-11-17 | Nec Corp | ＧａＡｓ電界効果トランジスタの製造方法 |
| JPH0254938A (ja) * | 1988-08-19 | 1990-02-23 | Nippon Telegr & Teleph Corp <Ntt> | ３−５族化合物半導体電界効果トランジスタの製法 |
| JPH02230726A (ja) * | 1989-03-03 | 1990-09-13 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体装置の製造方法 |
-
1985
- 1985-08-26 JP JP60187005A patent/JPH06101450B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6247121A (ja) | 1987-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656514A (en) | Method for making heterojunction bipolar transistor with self-aligned retrograde emitter profile | |
| US4380774A (en) | High-performance bipolar microwave transistor | |
| KR900005123B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| EP0168325B1 (en) | Ion implantation to increase emitter energy gap in bipolar transistors | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPH08228001A (ja) | 半導体装置及びその製造方法 | |
| JPH0467781B2 (ja) | ||
| US4983534A (en) | Semiconductor device and method of manufacturing the same | |
| US5053846A (en) | Semiconductor bipolar device with phosphorus doping | |
| JPH06101450B2 (ja) | 半導体装置の製造方法 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JPH0656838B2 (ja) | 半導体装置の製造方法 | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS60164358A (ja) | 半導体装置の製造方法 | |
| JP2566558B2 (ja) | 半導体装置 | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS61276261A (ja) | 高速バイポ−ラトランジスタの製造方法 | |
| JP3001601B2 (ja) | 半導体装置 | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| JP3035941B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体装置の製造方法 | |
| JPS61123175A (ja) | ヘテロ接合パイポ−ラトランジスタの製造方法 | |
| JPH03292740A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPH0680677B2 (ja) | 半導体装置の製造方法 | |
| JPH09275154A (ja) | 半導体装置及びその製造方法 |