JPS6126282A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPS6126282A
JPS6126282A JP14603584A JP14603584A JPS6126282A JP S6126282 A JPS6126282 A JP S6126282A JP 14603584 A JP14603584 A JP 14603584A JP 14603584 A JP14603584 A JP 14603584A JP S6126282 A JPS6126282 A JP S6126282A
Authority
JP
Japan
Prior art keywords
layer
cutting
thin film
thickness
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14603584A
Other languages
English (en)
Other versions
JPH0563955B2 (ja
Inventor
金原 広治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14603584A priority Critical patent/JPS6126282A/ja
Priority to FR858510660A priority patent/FR2567709B1/fr
Publication of JPS6126282A publication Critical patent/JPS6126282A/ja
Priority to FR8615585A priority patent/FR2590105A1/fr
Priority to US07/115,565 priority patent/US4840924A/en
Publication of JPH0563955B2 publication Critical patent/JPH0563955B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は多層配線基板の構造、とくに設計変更電極の構
造に関するものである、 〔従来技術〕 従来、多層配線基板において設計変更が発生した場合の
接。続変更の方法として、例えば、A、J。
Blodgett、 D、R,Barbour+ Th
ermal ConductionModule : 
A High−Perfora+ance Multi
layer CeramicPackage、 IBM
 J、RH3,DHVELOP、26.30〜36(1
982)に示されるように、多層配線基板の最上層に、
設計変更電極として、内層の導電層からチップへつなが
る導体配線と、設計変更時にワイヤーの接続に使用する
接続部分とを形成し、設計変更が必要な時に表面の導体
配線を切断し、内層導電層とチップとを切離し、接続部
分にポンディングでワイヤーを接続するというものがあ
る。しかしこの方法では切断用導体配線とワイヤー接続
部分とが同一工程で形成されるため、切断部分も接続部
分と同じ構造で形成される。上記文献に歓己載された多
層基板における設計変更電極は、第1図に示されるよう
に、2つの接続部分11と1つの切断部分12よりなり
、各部分の導体材料も導体厚も同じであり構造上の差異
はない。しかし本来、接続部と切断部はその目的・機能
が異なっている。すなわち、接続部は設計変更用の布線
やICIJ−ドが接続される部分であり、はんだ付けや
熱圧着、超音波圧着などに対してすぐれた特性を有する
必要がある。
一方切断部は、通常は高信頼度な導体であるとともに必
要時には容易に切断できるものでなければならない。こ
のように異なる機能を有する接続部と切断部を同一の構
造で形成していては、それぞれの必要とする特性を十分
に得ることができないという問題点があった。
〔発明の概要〕
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、接続性、切断性に対してすぐれ
た特性を持つ設計変更電極を有′fる多層配線基板を提
供することにある。
このような目的を達成するために本発明は、設計変更電
極の切断部と接続部とを異なる導体層構成にしたもので
ある。
〔実施例〕
本発明を実施例に基づき詳細に説明する。第2図に本発
明に係わる多層配線基板の一実施例を示す。
第2図において、21は接続部、22は切断部である。
以下導体材料の構成について述べる。接続部21は基板
上(図示されていない)のクロム、パラジウムの薄膜層
の上に銅メッキがされている。クロムの厚さは500〜
1000人、パラジウムの厚さは300〜3000人の
範囲である。銅メッキの厚みは3〜20μmの範囲であ
る。場合によっては銅メツキ上に、1〜5μm厚のニッ
ケルメッキと0.5〜2μm厚の金メッキとが形成され
、あるいは0.5〜4μm厚のパラジウムメッキが形成
される。これらのメタル材料は、ワイヤーを接続する方
法、すなわちはんだ付け、熱圧着、超音波接続などの種
々の方法に応じて選択される。また薄膜層の材料として
上記クロムの代わりにチタン、タングステン、ニクロム
、アルミニウム、タンタル等の金属を用いてもよい。ま
た上記パラジウムの代わりに白金、ニッケル、銅等の金
属を用いてもよい。切断部22は基板上(図示されてい
ない)のクロム。
パラジウム、銅の薄膜層の上にニッケルメッキと金メッ
キがほどこされている。クロムの厚さは50θ〜100
0人、パラジウムの厚さは300〜3000人。
銅の厚さは1000〜5000人の範囲である。ニッケ
ルメッキと金メッキの両方の厚さの合計が4μm以下で
あることが切断のために好ましい。切断はレーザや超音
波カッタ、ダイヤモンドカッタ、超硬ナイフ等で行なわ
れる。
この設計変更電極の製造方法の一例は次の通りである。
絶縁層の上にクロム、パラジウム、銅の多層薄膜導体層
を、例えば、スパツタリングや蒸着などで形成する。こ
の層構成は、絶縁層と後の工程で形成される配線層との
密着性等を考慮して適宜法められる。次にフォトレジス
トをこの薄膜導体層上に塗布し、露光、現像の工程を経
て切断部を含むパターンを形成する。次にニッケルおよ
び金の多層メッキ工程により切断部を含む配線層を形成
する。ここでニッケルおよび金の層構成としたのは、金
が赤外線レーザ光で容易に切断できるからであり、また
下層のニッケルは、下地の薄膜層と金との密着を得るた
め、およびハンダ付は部分から金錫ハンダが切断部のパ
ターンにまで流れこんできた場合に配線層の金が金錫ハ
ンダなどに食われて断線してしまわないため必要である
この層の構成は、切断に用いる高エネルギー放射線等の
性質や切断方法を考慮して適宜法められる。
次にフォトレジストを剥離し、再度フォトレジストを塗
布し、露光、現像の工程を経て接続部を有するパターン
を形成し、メッキ工程により接続部を有する配線層を形
成する。この配線層に用いる金属は接続方法によって決
められ、たとえば、金錫ハンダによって接続を行なう場
合は銅、パラジウムなどを用いる。次にフォトレジスト
を剥離し、エソチング工程により配線層以外の薄膜導体
層を取り除く。これで、切断部を接続部と異なる導体層
構成にして切断しやすくした配線基板が形成される。
本発明の第2の実施例として、切断部をニッケル、金の
メッキで、接続部を銅のメッキで形成した基板の例を第
3図に示す。第3図において、3゜は内層および表面層
に導体回路が形成されたセラミック多層基板、31は接
続部、32は切断部、33はチタン薄膜層、34はパラ
ジウム薄膜層、35は銅薄膜層、36は銅メッキ、37
はニッケルメッキ、38は金メッキ、39は設計変更電
極と内層信号配線部もしくはICチップリード端子接続
部とをつなぐピアホールおよび配線である。チタン薄膜
層33、パラジウム薄膜層34、銅薄膜層35のそれぞ
れの厚さは500人〜3000人の範囲にある。接続部
31は主に厚さ10μm程度の銅メッキ36で形成され
ている。
切断部32はニッケルメッキ37と金メッキ38の2層
メッキで形成されていて、厚さは、それぞれ1μmと2
μmである。
第4図に本発明の第3の実施例を示す。41は接続部、
42は切断部である。接続部41.切断部42ともに基
板上(図示されていない)のニクロム薄膜層の上にニッ
ケル薄膜層が形成され、その上に金メッキがほどこされ
ている。ニクロム薄膜層の厚さは500〜2000人、
ニッケル薄膜層の厚さは1000〜3000人である。
金メッキの厚さは、接続部41で5〜10μm、切断部
42で1.5〜3μmとなっており、両者の厚さは異な
る。これは、接続部41は信親性の高い接続を得るため
に5μm以上の厚さが望ましいのに対し、切断部42は
切断のしやすさから3μm以下が好ましいためである。
〔発明の効果〕
以上述べたように本発明は、設計変更電極の切断部と接
続部とを異なる導体材料あるいは導体厚の導体層構成と
したので、接続性、切断性に対してすぐれた特性を持つ
設計変更電極を形成できるという効果がある。
【図面の簡単な説明】
第1図は従来の多層配線基板を示す斜視図、第2図は本
発明に係わる多層配線基板の一実施例を示す斜視図、第
3図はその第2の実施例を示す縦断面図、第4図はその
第3の実施例を示す斜視図である。 21、31.41・・・・接続部、22.32.42・
・・・切断部、33・・・・チタン薄膜層、34・・・
・パラジウム薄膜層、35・・・・銅薄膜層、36・・
・・銅メブキ、37・・・・ニッケルメッキ、38・・
・・金メッキ、39・・・・ピアホールおよび配線。

Claims (3)

    【特許請求の範囲】
  1. (1)接続部と切断部とから構成された設計変更電極を
    有する多層配線基板において、前記接続部と切断部とは
    異なる導体層構成であることを特徴とする多層配線基板
  2. (2)切断部は、接続部と異なる導体材料であることを
    特徴とする特許請求の範囲第1項記載の多層配線基板。
  3. (3)切断部は、接続部と異なる導体厚であることを特
    徴とする特許請求の範囲第1項又は第2項記載の多層配
    線基板。
JP14603584A 1984-07-11 1984-07-16 多層配線基板 Granted JPS6126282A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP14603584A JPS6126282A (ja) 1984-07-16 1984-07-16 多層配線基板
FR858510660A FR2567709B1 (fr) 1984-07-11 1985-07-11 Ensemble a paillette comprenant un substrat de cablage multi-couche
FR8615585A FR2590105A1 (fr) 1984-07-11 1986-11-07 Ensemble a paillette comprenant un substrat de cablage multicouche
US07/115,565 US4840924A (en) 1984-07-11 1987-10-29 Method of fabricating a multichip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14603584A JPS6126282A (ja) 1984-07-16 1984-07-16 多層配線基板

Publications (2)

Publication Number Publication Date
JPS6126282A true JPS6126282A (ja) 1986-02-05
JPH0563955B2 JPH0563955B2 (ja) 1993-09-13

Family

ID=15398632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14603584A Granted JPS6126282A (ja) 1984-07-11 1984-07-16 多層配線基板

Country Status (1)

Country Link
JP (1) JPS6126282A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239596A (ja) * 1986-04-11 1987-10-20 株式会社日立製作所 配線基板
JPH02341A (ja) * 1987-02-02 1990-01-05 Seiko Epson Corp 半導体装置及びその製造方法
JP2008027604A (ja) * 2006-07-18 2008-02-07 Yazaki Corp コネクタ及びコネクタユニット
JP2010238755A (ja) * 2009-03-30 2010-10-21 Murata Mfg Co Ltd ランド構造

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5427956A (en) * 1977-08-01 1979-03-02 Nippon Electric Co Method of making thick film integrated circuit
JPS56104166U (ja) * 1980-01-10 1981-08-14
JPS5759473U (ja) * 1980-09-26 1982-04-08

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5427956A (en) * 1977-08-01 1979-03-02 Nippon Electric Co Method of making thick film integrated circuit
JPS56104166U (ja) * 1980-01-10 1981-08-14
JPS5759473U (ja) * 1980-09-26 1982-04-08

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62239596A (ja) * 1986-04-11 1987-10-20 株式会社日立製作所 配線基板
JPH02341A (ja) * 1987-02-02 1990-01-05 Seiko Epson Corp 半導体装置及びその製造方法
JP2008027604A (ja) * 2006-07-18 2008-02-07 Yazaki Corp コネクタ及びコネクタユニット
JP2010238755A (ja) * 2009-03-30 2010-10-21 Murata Mfg Co Ltd ランド構造

Also Published As

Publication number Publication date
JPH0563955B2 (ja) 1993-09-13

Similar Documents

Publication Publication Date Title
US4710592A (en) Multilayer wiring substrate with engineering change pads
US4840924A (en) Method of fabricating a multichip package
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
US5384204A (en) Tape automated bonding in semiconductor technique
US7089652B2 (en) Method of manufacturing flip chip resistor
US6555763B1 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
US6614113B2 (en) Semiconductor device and method for producing the same
US20050245059A1 (en) Method for making an interconnect pad
JPS6126282A (ja) 多層配線基板
JPH0421359B2 (ja)
JP2762672B2 (ja) 半田接続用パッドとその形成方法
US5532031A (en) I/O pad adhesion layer for a ceramic substrate
EP0468787A2 (en) Tape automated bonding in semiconductor technique
JPH08172273A (ja) セラミック配線基板及びその実装構造体
JP2767978B2 (ja) はんだパッドの製造方法とはんだパッド
JP3153115B2 (ja) 回路基板
JPS61102095A (ja) 多層配線基板
JP3170429B2 (ja) 配線基板
JP2654655B2 (ja) 抵抗器の製造方法
JP2004186453A (ja) 多層配線基板の製造方法及び多層配線基板、素子実装基板の製造方法及び素子実装基板
JPH0789574B2 (ja) ペレット取付基板の製造方法
JP3622160B2 (ja) セラミック基板およびその製造方法
JPH08298381A (ja) 多層配線基板
JPS592329A (ja) 半導体集積回路基板の製造方法
JPS6035597A (ja) 多層配線構造

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term