JPS61263266A

JPS61263266A - 固体撮像装置

Info

Publication number: JPS61263266A
Application number: JP60103681A
Authority: JP
Inventors: Hironobu Aoki; 青木　洋信; Masaharu Imai; 今井　正晴
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1985-05-17
Filing date: 1985-05-17
Publication date: 1986-11-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、シャッター機能を有する静電誘導形トラン
ジスタを利用した固体撮像装置に関する。

〔従来技術〕

従来、静電誘導形トランジスタ（以下ＳＩＴと略称する
）のフォトダイオード部分を光電変換素子として利用し
、またフローティング拡散層をゲート拡散層として利用
することによって、高感度で高出力電流が得られるよう
にしたＳＩＴ固体橿像装置がいくつか提案されている。

その中の一つである特願昭５９−７５７８１号には、入
射光によりフォトダイオード部分に生成される光電荷の
積分時間を、垂直走査周期を単位として任意に可変する
ことができる固体撮像装置が示されている。

第８図は、かかる固体撮像装置の単位画素の構成の断面
図、第９図は、その単位画素をマトリックス状に配列し
て構成した固体撮像装置の回路構、成因、第１Ｏ図は、
その動作用信号波形図をそれぞれ示している。第８図に
おいて、４１はＳＩＴのド。

レインを構成するｎ゛型基板で、該基板４１上に不純物
濃度の低いｎ−型エピタキシャル層４２を成長させ、該
エピタキシャル層４２内に埋め込んだ絶縁層又はｎ“拡
散層４３によって、隣接画素との分離領域を構成してい
る。

エピタキシャル層４２の表面には、熱拡散法などにより
ＳＩＴのソース領域となるｎ“型ソース拡散層４４と、
該ソース拡散層４４上に形成されたソース電極４５と、
ｎ゛型ソース拡散層４４を囲むように配設した、ＳＩＴ
のゲート領域となるｐ′″型ゲート拡散層４６とが形成
されている。ゲート拡散層４６上にはゲート電位を制御
することによってスイッチング素子としてのＳＩＴの制
御を行うゲート電極４７を、ゲート絶縁膜４８を介して
設けている。

このように構成された単位画素において、光入力が与え
られると、エピタキシャル層４２内で正孔−電子対が形
成され、このうち電子はドレインに流れ去るが、正孔は
ゲート領域４６に蓄積され、このゲート領域４６とゲー
ト電極４７とで形成されるゲートコンデンサを充電し、
ゲート電位を。■。だけ上昇させる。ここでゲートコン
デンサの容量をＣ，とじ、光入力によって発生されゲー
ト領域４６に蓄積された電荷をＱＬとすると１．Ｖ、−
ＱＬ／　Ｃｅとなる。ある蓄積時間が経過したのち、ゲ
ート電極４７にゲー＋−ｍみ出しパルスｖ内が与えられ
ると、ゲート領域４６の電位変化分Δｖｏに、Ｋｖ内〔
但しに−Ｃｃ／（Ｃ＊＋ＣＪ）、ＣＪ：ゲートジャンク
ション容量〕が加わったものとなり、デー１４ｉ域４６
とソース領域４４との間の逆バイアス状態は順バイアス
状態となって空乏層が減少し、ソース・ドレイン間にゲ
ート領域４６の電位上昇分、Ｖ　６にほぼ比例したドレ
イン電流が流れる。このドレイン電流は、ＳＩＴの増幅
作用のため。■。が増幅変倍された大きなものとなる。

そして、以上のような構成・作用を有する単位画素を、
第９図に示すように、マトリックス状にｍ行ｎ列配列し
て固体撮像装置を構成している。

第９図において、５Ｉ−＋＋・・・・・・５１−、Ｍは
単位画素を２等価回路で表したもので、図においては３
行３列のみで画素アレイを示している。　５２−、、５
２−１．５２−１は垂直選択線で、それぞれ各行の画素
群を構成する各ＳＩＴのゲート電極に共通に接続されて
おり、５３−＋、　５３−ｔ、　５３□は水平選択信号
線で、それぞれ各列の画素群を構成する各ＳＩＴのソー
ス電極に共通に接続されていて、水平選択ＭＯＳスイッ
チ５４−＋、　５４−ｔ、　５４−を介して信号出力線
５５に共通に接続されており、該信号出力線５５には出
力抵抗５６が接続されている。５７は垂直走査回路、５
８は水平走査回路、５９は垂直リセット走査回路であり
、６０は各画素を構成するＳＩＴのドレインに共通に接
続されたドレイン電圧源である。　６１−Ｉ、　６１−
ｇ。

６ｌ−ＩＩは水平リセットＭＯＳスイッチで、６２は水
平リセットパルス発生回路である。

次に、このように構成されている固体撮像装置の動作を
、第１０図に示した動作用波形図を用いて説、明する。

垂直走査回路５７によって垂直選択線５２−Ｉｎ　５２
−ｔ、　５２−−に垂直選択パルスφマ１．φＶｌ＋　
　φＶ、を印加し、同時に水平走査回路５８によって水
平選択ＭＯＳスイッチ５４−＋、　５４−ｔ、　、５４
−の各ゲート端子に水平選択パルスφ１．φＮｍ＋　　
φに、をそれぞれ印加すると、例えば時点ｔ１では、画
素５１−０が選択され、その時のゲート電位に応じた出
力電流が、水平選択信号線５Ｌ、、水平選択ＭＯＳスイ
ッチ５４−１及び信号出力線５５を経由して、出力抵抗
５６を通ってアースに流れ込み、出力端子Ｖｏｕｔより
出力が取り出される。そしてこのような動作が次々に各
画素について操り返される。

水平リセットパルス発生回路６２から出力される水平リ
セットパルスφ寓は、水平ブランキング期間内におさま
るパルス幅のパルスで、水平リセットＭＯＳスイッチ６
１−＋、　６１−ｔ、　６１−　のゲート端子に印加し
て、水平選択信号線５３−＋、　５３−＊、　５３−の
電位を一定値、すなわちアース電位に初期値設定を行う
。

以上の各パルス列を用いて固体撮像装置の各画素を制御
した場合、各画素５１−　＋　ｉ　、５１−　＋　ｔ、
・・・・・５１−、、における光電荷積分時間は、各画
素の選択される周期ＴＶ、すなわち各垂直選択パルス間
隔と、Ｌ、て決まる。

これに対して、垂直リセット走査回路５９を新たに設け
、垂直選択パルスφｖ１．φ。、φＶ、より水平走査周
期ＴＨの整数倍早いタイミングの垂直リセットパルスφ
Ｃ１＋　　φＣ１＋　　φＣ０を垂直選択ｍ５２−　、
　。

ｓｚ−雪、　５２−ｓに印加することにより、各画素に
おける光電荷積分時間を、垂直リセットパルスと垂直選
択パルスとの間の時間Ｔ、に決めるｑとができる。この
積分時間Ｔ、は水平走査周期Ｔ、Ｉの整数倍であり、そ
の制約のもとて任意に短くすることができる。

〔発明が解決しようとする問題点〕

ところが、上記構成の固体撮像装置における光電荷積分
時間Ｔ、は、実際には各垂直選択ｍ５２−　、　。

５Ｌ！、・・・・・・・に共通に接続されている各行の
画素群のうち、第１番目の水平画素の積分時間であり、
第ｎ番目の水平画素の積分時間は、’ｌ’、＋　ｎ　ｘ
’ｌ’。

（但しＴｏは１画素の水平走査周期）となり、各行の水
平画素列の中で最大（Ｔｌｌ−ＴＩＬ）　　（但しＴＩ
Ｌは水平ブランキング期間）の積分時間のずれが生ずる
。

したがって、積分時間Ｔ、が、（ＴＸ　　Ｔｌｌｔ）ノ
Ｔｇ　＜０．０５となるように、ある程度以上大であれ
ば、積分時間のずれに基づく水平画素列方向の信号出力
の傾きは問題とならないが、上記式を満足しないような
短い時間になると、次第に積分時間のずれに基づく影響
が問題になってくる。

更に、この構成の固体撮像装置の他の問題点としては、
光電荷の積分開始時間が全画素について同時ではなく、
各行に配列されている画素列毎に異なるから、例えばカ
メラで用いられている縦走りフォーカルブレーンシャッ
タ一方式と類似のシャッター機構となり、動画には弱い
シャ、タ一方式となる欠点がある。この欠点は固体撮像
装置のＸ−Ｙ選択読み出し方式と直接関連しており、解
決の困難な問題点である。

本発明は、上記従来の固体撮像装置の問題点並びに欠点
を解消すべくなされたもので、光電荷積分開始時間を全
画素同時にでき、しがも積分時間を任意に可変すること
ができる、一括シャッター機能付のＳＩＴを用いた固体
撮像装置を提供することを目的とする。

〔問題点を解決するための手段及び作用〕本発明に用い
る固体撮像素子は次のように構成される。第ｆａｌｌ電
型基板をＳＩＴのドレインとし、該基板上に形成した同
じく第１導電型のエピタキシャル層表面にＳＩＴのソー
スとなる第１導電型拡散層を設け、該ソース拡散層の三
方又は四方を取り囲んでＵ字形溝を形成し、該Ｕ字形溝
の底部に第２導電型ゲート拡散層を設け、これらでＳＩ
Ｔを構成する。また、Ｕ字形溝に接するエピタキシャル
層表面に第２導電型フォトダイオード拡散層を設け、該
拡散層はエピタキシャル層との間にＰＮ接合を形成し、
光電変換素子を構成する。前記Ｕ字形溝には、絶縁膜を
介して導電性ポリシリコン等を埋め込むことによりｍｍ
電極を形成し、該制御電極は、前記ゲート拡散層の電位
制御を行うことによって、スイッチング素子としてのＳ
ＩＴの制御を行うと共に、前記フォトダイオード拡散層
と、前記ゲート拡散層と、前記制御電極をそれぞれソー
ス、ドレイン、ゲートとするトランスファーＭＯＳトラ
ンジスタの動作を制御し、フォトダイオードにおける発
生電荷及び余剰電荷のＳＩＴゲート拡散層への転送制御
を行えるように構成する。

また入射光によりエピタキシャル層内で発生する光電荷
の前記ゲート拡散層への侵入を防止するために、前記Ｓ
ＩＴを構成する領域と、フォトダイオード拡散層の受光
用窓を除く領域と、前記トランスファーＭＯ３）ランジ
スタを構成する領域の表面全体を覆うように遮光膜を配
置して、固体撮像素子を構成する。

そして、このように構成した固体撮像素子を単位画素と
してマトリックス状に配置し、各画素のＳＩＴの一方の
主電極は共通に接続し、列方向に配列された各列の画素
群のＳＩＴの他の主電極は各水平選択信号線にそれぞれ
共通に接続し、行方向に配列された各行の画素群の制御
電極は各垂直選択線にそれぞれ共通に接続する。そして
垂直選択線及び水平選択信号線には画素を選択して光信
号を読み出す制御信号を印加するように構成し、更に垂
直選択線には、各画素の光電変換素子への光電荷蓄積の
開始、及び蓄積電荷のＳＩＴゲートへの転送の制御を行
うための制御信号を、それぞれ同時に印加するように構
成する。

このように構成した固体撮像装置において、まず、各垂
直選択線に光電荷積分開始制御信号を同時に与えて、全
画素のフォトダイオードに溜まっている余剰電荷を放電
させて初期化を行い、フォトダイオードに光電荷の蓄積
を同時に開始させる。

次いで、所定の光電荷積分時間経過後、各垂直選択線に
転送制御信号を同時に与えて、全ての画素のフォトダイ
オードの蓄積電荷をＳＩＴゲートへ同時に転送する０次
いで垂直選択線及び水平選択スイッチへの読み出し制御
信号の印加により、各画素毎に順次信号読み出し動作を
行う。光電荷転送後、信号読み出しが行われるまでの待
機期間中も、遮光膜によりゲート電位は変動せず、その
まま保持される。

以上の動作により、全画素の光電荷の積分開始時期と積
分時間を同一とすることが可能になると共に、積分時間
を任意に設定することが可能となる。

〔実施例〕

以下、本発明の実施例について説明する。第１図は、本
発明の実施例に係る固体撮像装置の第１実施例の単位画
素部分の構成を示す図である。第１図において、１はＳ
ＩＴのドレインを構成するｎ°°基板で、該基板１上に
エピタキシャル層２を成長させ、該エピタキシャル層２
内に画素間を分離するためのＵ字形溝を、前記基板１に
食い込むかあるいは前記エピタキシャル層２の一部を残
す程度に深く形成し、該溝内に酸化膜を介して絶縁分離
層８を埋め込む、またエピタキシャル層２の表面にはＳ
ＩＴのソースとなるｎ９拡散層３を形成し、このｎ°°
散層３を取り囲むようにゲート掘り込み部４及びトラン
スファーＭＯ３掘り込み部４′を形成し、該掘り込み部
４．４′のそれぞれの底部にｐ°型型数散層５設ける。

このｐ３型拡散層はＳＩＴゲート拡散層となる。そして
各掘り込み部４．４′は酸化膜６を介して導電性ポリシ
リコン等の電極材で埋め戻しを行い、各電極材をゲート
制御電極７及びトランスファーＭＯ３制御電極７′とす
る。ゲート制御電極７とゲート拡散層５間の酸化膜６は
、ＳＩＴゲート電位制御用キャパシタを構成している。

また、トランスファーＭＯ３掘り込み部４′に接し、エ
ピタキシャル層２の表面にｐ゛型型数散層９形成し、各
拡散層９はエピタキシャル層２とでＰＮ接合を形成し、
光電変換素子を構成している。そして、また、前記ｐ“
型拡散層９と前記掘り込み部４′の底部拡散層５と制御
電極７′とで、それぞれをソース、ドレイン、ゲートと
するトランスファーＭＯ３）ランジスタを構成している
。

また、ソース拡散層３上にはソース電極１０が形成され
、該電極１０は水平選択信号線１５へ接続されるように
なっている。同様に各制御電極７．７′は垂直選択線１
４と接続されるようになっている。

更にまた、エピタキシャル層２との間にＰＮ接合を構成
するｐ゛型型数散層９受光窓部分を除（、ＳＩＴ及びト
ランスファーＭｏＳトランジスタを構成する領域部分の
全てを覆うように遮光膜１１を中間絶縁層１２を介して
配置している。

第２図は、第１図に示した単位画素を等価回路で示した
画素信号続出回路である。第２図において、２０は等価
回路で表した単位画素を示し、２１はエピタキシャル層
２と拡散層９とで構成されている光電変換素子たるフォ
トダイオードを示し、２２は基板１と拡散層３と拡散層
５とで構成されるＳＩＴを示し、２３は該５ＩＴ２２の
ゲーＤＩ域たる拡散層５と制御電極７とその間の酸化膜
６とで形成されるキャパシタを示し、２４は拡散層９と
拡散層５と制御電極７′とで構成されているトランスフ
ァーＭＯ３）ランジスタを示している。２５は水平選択
信号線１５に接続された水平選択ＭＯＳスイッチ、２６
は該ＭＯＳスイッチ２５に接続された信号出力線、２７
は該出力線２６に接続された出力抵抗、２８は水平選択
信号＆１１５に接続された水平リセットスイッチである
。

第３図は、第１図に示した単位画素をアレイ化−して構
成した本発明に係る固体撮像装置の一実施例の回路構成
図である。図において、２０−＋＋、　２０−　＋　ｔ
、　２０−　＊　＋　、　２０−１□は単位画素、１４
−＋、　１４−＊は垂直選択線、１５−＋、　１５−ｔ
は水平選択信号線、１６−＋。

１６−８は各垂直選択＆１１４−ｔ、　１４−ｔにそれ
ぞれ接続された各画素における光電荷積分時間の制御用
スイッチ（以下積分時間制御スイッチという）、１７は
光電荷積分時間制御回路、２Ｌ１．２５−＊は水平選択
ＭＯＳスイッチ、２８−１．２８−！は水平リセットス
イッチ、２９は垂直走査回路、３０は水平走査回路であ
る。

次に、第３図に示した本実施例の動作について、第４図
及び第５図＾、ｏ３）に示した動作用信号波形図、並び
に第６図（Ｂ−１）〜（Ｂ−１０）に示した主要時点に
おけるフォトダイオード、ＳＩＴゲートの電位図を参照
しながら、２行２列目の画素２０−１１の動作を中心に
して説明する。なお、第６図＾は、単位画素を便宜的に
平坦化して示した図であり、第６図（Ｂ−１）〜（Ｂ−
１０）の電位図は、矢印方向をキャリア（正孔）の高エ
ネルギー側として示しており、φ、（Ｖ）はゲート電圧
ＶのときのトランスファーＭＯ３）ランジスタの制御電
極下の表面電位を示している。

第４図において、φ□、φ■は水平ＭＯＳスイッチ２５
−ｉ、　２５−＊に水平走査回路３０から印加される水
平選択パルスで、φＶｌ＋　　φ■、φＶ、は垂直選択
線１４−＋、　１４−ｇ及びアレイの最終のｍ行目の垂
直選択線に、垂直走査回路２９から印加される垂直選択
パルスであり、φ８は水平リセットスイッチ２８−　＋
　。

２８、へのゲート印加パルスである−　ＶＰ（２，２）
。

ＶＲ（２，２）は、それぞれ２行２列目の単位画素２０
−０のフォトダイオード２１の電位及び５ＩＴ２２のゲ
ート電位を示している。

第４図から明らかなように、この実施例では、時間帯ａ
において全画素のフォトダイオード電位の初期化を行い
、時間帯すにおいて、各画素のフォトダイオード２１に
蓄積された光電荷を、５ＩＴ２２のゲーＨＩ域へ同時に
転送を行ったのち、第１行から順に画素信号の読み出し
を行っている。

また、水平走査周期をＴＮＩ水平ブランキング時間をＴ
、とすると、この実施例では、水平ブラ、ンキング時間
Ｔ、を利用して、フォトダイオードの初期化とフォトダ
イオードの光電荷のＳＩＴゲートへの転送を行うため、
光電荷積分時間Ｔ、は水平走査周期ＴＮの整数倍しか選
択することができないが、ＴＨ−６３，５μｓであり、
ＴＨの整数倍にしても光電荷積分時間Ｔ、は実質上、連
続可変とみることができる。

まず、時間帯ａにおける垂直選択パルスφｖｔ及びＳＩ
Ｔゲート電位ＶＲＣ２，２）の波形を拡大して示した第
５図（８）に基づいて、時間帯ａにおけるフォトダイオ
ード電位の初期化について説明する。

時点ｔ１からｔ、へ移行する際、積分時間制御回路１７
により積分時間制御スイッチ１６−、、１６−１．・・
・・・・・を開いて、全ての垂直選択線１４−＋、１４
−意、・・・・・・・に負電圧−■１を印加する。それ
により、全ての画素のトランスファーＭＯ３）ランジス
タ２４をＯＮにして、フォトダイオード２１に溜まって
いる余剰電荷（画素２０−ｔ□においてはＱ、とする）
を、ＳＩＴゲート＾転送する。この転送完了時点ｔ３に
おいて、ＳＩＴゲート電位ｖ＊（２，２）は、Ｑ＋　／
ｃａｒ　（但しＣ＋＋ｒはゲートキャパシタＣ■とゲー
ト寄生容量Ｃｌ１ｓの和）だけ上昇する。引き続き同じ
水平ブランキング期間Ｔ、内の時点ｔ、において、全て
の垂直選択線に正の電圧Ｖ□を印加する。これによりＳ
ＩＴゲート電位Ｖ＊（２，２）を、ｒ宛×Ｖ＋ｕ＋（但
し、Ｔ　ｍ　−Ｃ＊ａ／　Ｃ＋＋ｔ）　タ＆ｔ　上昇さ
せて、このゲート電位がゲート・ソース間寄生接合のビ
ルト・イン電圧■ｂＬを越えようとすると、この時ＳＩ
Ｔのソースはリセットパルスφ諏によりアース電位とな
っているが、その越える電位差に相当するゲート蓄積電
荷（実際にはＱ、）を、上記寄生接合を通して、ソース
端子からリセットスイッチ２８４のアース端子へと、寄
生接合の時定数で放電し、ゲート電位Ｖｌ（２，２）は
ビルト・イン電圧Ｖｂｉ（一定値）となる、そして、そ
の直後からフォトダイオード２１部における光電荷蓄積
が開始され、時間帯すにおける波形を拡大して示す第５
図の）における時点１．においては、例えば画素２０−
ｔｔのフォトダイオードには電荷Ｑ８が高積され、フォ
トダイオード電位’／Ｐ（２，２）は、Ｑ８、、、／　
ＣＰ　（但し、Ｃ２はフォトダイオード容量）だけ上昇
する（第６図ＣＢ−５））。

次に時間帯すにおける蓄積電荷の転送と読み出し動作に
ついて説明する。まず時点ｔ、において、前述の余剰電
荷の転送動作と同様に、積分時間制御回路１７により積
分時間制御スイッチ１６−＋、　１６−ｔ。

・・・・・・を開いて、全ての垂直選択線１４−１．　
ＩＣｔ。

・・・・・・に負電圧−Ｖｌｌ？を印加し、画素信号読
み出し前の、フォトダイオード蓄積電荷のＳＩＴゲート
への転送を行う、その蓄積電荷Ｑ２の転送により、時点
１．においてはＳＩＴゲート電位は、Ｑ２／Ｃａｔだけ
上昇する。次に該当垂直選択線が選ばれると、画素２Ｏ
−ｔｔにおいては正電圧Ｖｌｌｌｌの垂直選択パルスφ
Ｖ□が印加され、それに伴い、ＳＩＴゲート電位Ｖｌ（
２，２）は、Ｔ＊ＸＶ＋ｕ＋たけ上昇する（時点ｔ、）
、そして、時点ｔ、において水平走査回路３０から水平
選択パルスが出力されると、水平信号選択、％１１５−
　ｚは水平選択ＭＯＳスイッチ２５−２．信号出力線２
６．出力抵抗２７を経由してアース電位に接続され、画
素２０４□のＳＩＴゲートの信号電位は、ソース・フォ
ロア読み出しが行われる。

この際、ＳＩＴゲート電位は、フォトダイオード電位の
初期化の時と同じ動作で、最終的にビルト・イン電圧ｖ
１となる（時点ｔ＋ｏ）一時点ｔ１１（第６図（Ｂ−１
０））において、垂直選択パルスφＶ□がＯｖとなると
、それに伴いＳＩＴゲート電位ｖ８（２，２）は、ＴＩ
ＸＶＩＩだけ下降して（Ｖｂｔ−Ｔ＊×■□）となり、
次のフォトダイオード電位初期化の時まで保持される。

以上、主として画素２０−■についてのフォトダイオー
ド電位の初期化と蓄積光電荷の転送、読み出し動作につ
いて詳細に説明したが、先に述べたように、本実施例に
おいては、積分時間制御回路１７により全ての垂直選択
線に負電圧を印加して、全画素のフォトダイオードの初
期化を同時に行うように構成されているので、光電荷の
蓄積は全画素同時に開始される。また、光電荷蓄積後、
同様にして同時に全ての垂直選択線に負電圧を印加して
、全画素のフォトダイオード蓄積電荷のＳＩＴゲートへ
の転送動作を同時に行わせている。した、力５って、光
電荷の積分終了も全画素同時に行われる。

そして、各画素からの信号読み出し動作は、各画素に対
応する垂直選択パルスと水平選択パルスの印加により１
行目から順次行っている。したがって、最終の第ｍ行垂
直選択線に接続されている画素においては、ＳＩＴゲー
トへの光電荷転送動作が終了したのち、（ｍ−１）ＸＴ
や（α１／６０秒又は１／３０秒）経過してから、画素
信号の読み出し動作が行われることになる。

光電荷転送動作終了後、最終画素の信号読み出しが行わ
れるまでの経過時間中にも、入射光は遮断されないので
、光入射窓のおいているフォトダイオードの電位は上昇
し続けるが、掘り込み部近傍のフォトダイオード領域を
含め、５ＩＴｆｉｆｆ域及びトランスファＭＯＳトラン
ジスタ領域を全てに亘って遮光膜で覆っており、また、
波長の長い光はエピタキシャル層を越え基板に到達し光
電荷に寄与しないことにより、光電荷転送直後のゲート
電位は保持される。

したがって、全画素の光電荷の積分開始を同時にすると
共に光電荷の積分時間を同一にすることが可能になり、
一括同時シャンター機能付の固体撮像装置が得られる。

なお、本発明による一括同時シャッター機能に、従来の
フレーム同時積分時間（ＮＴＳＣ方式では１／３０秒）
方式の機能を、スイッチ切り換えによって追加すること
ができる。それには、例えば、垂直走査パルス印加後水
平ブランキング期間に、時間帯ａになると同じパルスを
各垂直選択線毎に印加するように垂直走査回路を変更す
ればよい。

第７図は、本発明の第２実施例の単位画素部分の構成を
示す図であり、第１図に示したものと同一部分について
は同一符号を付しである。第１図に示した実施例におい
ては、フォトダイオードに蓄積された光電荷をＳＩＴゲ
ートへ転送した後、画素信号読み出しまでの待機時間中
、まわり込み光電荷によりＳＩＴゲート電位が上昇する
おそれがある。この第２実施例は、上記まわり込み光電
荷によるＳＩＴゲート電位の上昇を極力避けるた砂に、
トランスファーＭＯ５掘り込み部４′と光入射窓を開け
たフォトダイオード拡散層９との間に、光電荷吸収用の
ｐ°型型数散層３１底面及び側面に備えたＵ字形第２掘
り込み部３２を設け、該拡散層３１をフォトダイオード
拡散層９と導通させたものである。なお、３３は埋め込
み絶縁層である。

このように構成することによって、第１実施例において
は、ＳＩＴゲート拡散層に吸収される可能性のある光電
荷が、第２実施例においては、拡散層３１で吸収される
にすぎず、ＳＩＴゲート拡散層５への光電荷拡散流入を
大幅に減少させることができる。この実施例の単位画素
の等価回路は第１実施例と同一であり、該単位画素をマ
トリックス状に配列し第１実施例と同一の動作手段を用
いて固体撮像装置を構成することができる。

〔発明の効果〕

以上実施例に基づいて詳細に説明したように、本発明は
、ＳＩＴと光電変換素子とトランスファーＭＯ３）ラン
ジスタとを備え、光電変換素子の一部分のみを除いて全
表面を遮光膜で覆って構成した固体撮像素子を単位画素
として用い、これをマトリックス状に配列して、垂直選
択線及び水平選択信号線により各画素の光信号読み出し
を順次行えるように構成すると共に、光電荷積分開始制
御信号及び光電荷転送制御信号を、いずれも各垂直選択
線に同時に印加するように構成したので、全画素の光電
荷積分開始時期及び積分時間を同一にすることができる
と共に、積分時間を任意に設定することができる。した
がって、一括同時シャッター機能付の固体撮像装置が得
られる。

【図面の簡単な説明】

第１図は、本発明に係る固体撮像装置の第１実施例の単
位画素部分の構成を示す断面図、第２図は、単位画素を
等価回路で示した画素信号読み出し回路、第３図は、本
発明の第１実施例の回路構成図、第４図は、その動作用
信号波形図、第５図＾、（Ｂ〕は、その拡大信号波形図
、第６図＾は、第１図に示した単位画素の一部を平坦化
して示した図、第６図（Ｂ−１）〜（Ｂ−１０）は、各
時点における画素各部の電位を示す図、第７図は、本発
明の第２実施例の単位画素部分の構成を示す断面図、第
８図は、従来の固体撮像装置の単位画素部分の断面図、
第９図は、その単位画素をマトリックス状に配列して構
成した固体撮像装置の回路構成図、第１Ｏ図は、その動
作用信号波形図である。図において、ｌはｎ０型基板、２はｎ−型エピタキシャ
ル層、３はｎ“拡散層、４はゲート掘り込み部、４′は
トランスファーＭＯ３掘り込み部、５はＰ゛拡散層、６
は酸化膜、７はゲート制御電橋、７′はトラｙＸ７ｙ−
Ｍｏｓｔ！ＩＪＩ電極、９はＰ＋拡散層、１１は遮光膜
、１４−＋、　１４−ｔ、・・・・・・・は垂直選択線
、１５−＋、　１５−４．・・・・・・・は水平選択信
号線、１６−、、１ｓ−ｉ＋・・・・・・・は積分時間
制御スイッチ、１７は光電荷積分時間制御回路、２５−
＋、　２５−ｚ、・・・・・・・は水平選択ＭＯＳスイ
ッチ、２６は信号出力線、２７は出力抵抗、２８．、、
、２ｓ−ｚ＋・・・・・・・は水平リセットスイッチ、
２９は垂直走査回路、３０は水平走査回路、３１はＰ４
拡散層、３２は第２掘り込み部を示す。特許出願人　オリンパス光学工業株式会社東１図塔２図宵３図第５図（Ａ）（Ｂ）塔６図東６図東７図 ■

Claims

【特許請求の範囲】（１）第１導電型基板と、該基板上の第１導電型エピタ
キシャル層表面に形成した第１導電型拡散層と、該拡散
層を取り囲むように配設したＵ字形溝の底部に形成した
第２導電型第１拡散層とからなる静電誘導形トランジス
タと、前記Ｕ字形溝内に酸化膜を介して埋め込んだ制御
電極と、前記Ｕ字形溝に接し前記エピタキシャル層表面
に形成した該エピタキシャル層との間に光電変換素子と
して作用するＰＮ接合を構成する第２導電型第２拡散層
と、前記Ｕ字形溝底部の拡散層とからなるＭＯＳトラン
ジスタと、前記第２導電型第２拡散層の一部を除く全表
面を覆う遮光膜とを備えた固体撮像素子を単位画素とし
て構成した固体撮像装置。（２）前記固体撮像素子において、前記Ｕ字形溝と第２
導電型第２拡散層との間に絶縁膜を埋め込んだ第２Ｕ字
形溝を備え、前記Ｕ字形溝と第２Ｕ字形溝間のエピタキ
シャル層表面及び第２Ｕ字形溝内壁面には第２導電型拡
散層が設けられ、該拡散層は前記第２導電型第２拡散層
に電気的にそれぞれ接続されていることを特徴とする特
許請求の範囲第１項記載の固体撮像装置。（３）第１導電型基板と、該基板上の第１導電型エピタ
キシャル層表面に形成した第１導電型拡散層と、該拡散
層を取り囲むように配設したＵ字形溝の底部に形成した
第２導電型第１拡散層とからなる静電誘導形トランジス
タと、前記Ｕ字形溝内に酸化膜を介して埋め込んだ制御
電極と、前記Ｕ字形溝に接し前記エピタキシャル層表面
に形成した該エピタキシャル層との間に光電変換素子と
して作用するＰＮ接合を構成する第２導電型第２拡散層
と、前記Ｕ字形溝底部の拡散層とからなるＭＯＳトラン
ジスタと、前記第２導電型第２拡散層の一部を除く全表
面を覆う遮光膜とを備えた固体撮像素子を単位画素とし
てマトリックス状に配列し、各画素の静電誘導形トラン
ジスタの一方の主電極は共通接続し、各列の画素群の静
電誘導形トランジスタの他の主電極は各水平選択信号線
に共通接続し、各行の画素群の制御電極は各垂直選択線
に共通接続し、垂直選択線及び水平選択信号線には画素
を選択して光信号を読み出すための制御信号を印加する
と共に、光電荷の蓄積の開始及び転送領域への転送の制
御を行うための制御信号をいずれも各垂直選択線に同時
に印加するように構成した固体撮像装置。（２）前記固体撮像素子において、前記Ｕ字形溝と第２
導電型第２拡散層との間に絶縁膜を埋め込んだ第２Ｕ字
形溝を備え、前記Ｕ字形溝と第２Ｕ字形溝間のエピタキ
シャル層表面及び第２Ｕ字形溝内壁面には第２導電型拡
散層が設けられ、該拡散層は前記第２導電型第２拡散層
に電気的にそれぞれ接続されていることを特徴とする特
許請求の範囲第３項記載の固体撮像装置。