JPS6126344A - モデム - Google Patents

モデム

Info

Publication number
JPS6126344A
JPS6126344A JP14819184A JP14819184A JPS6126344A JP S6126344 A JPS6126344 A JP S6126344A JP 14819184 A JP14819184 A JP 14819184A JP 14819184 A JP14819184 A JP 14819184A JP S6126344 A JPS6126344 A JP S6126344A
Authority
JP
Japan
Prior art keywords
circuit
synchronization
signal
synchronism
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14819184A
Other languages
English (en)
Inventor
Hisao Nakai
仲井 久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP14819184A priority Critical patent/JPS6126344A/ja
Publication of JPS6126344A publication Critical patent/JPS6126344A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、構内ないし構外におけるコンピューターと端
末機とのデータ通信、あるも1番よ、ローカル・エリア
・ネソ1へワーク等に用いるモデムに関する。
〔従来技術の説明〕
コンピューターと端末機、パーソナルコンピューター等
の電子機器とを接続してデータ通信を行うモデムにあっ
ては、非同期式の装置が多く用いられるが、信頼性及び
通信速度等の問題から、同期式のモデムも用いられてい
る。この同期式のモデムは、ノイスあるいは他の原因に
よって引き起こされる同期外れに対応させるため、回路
構成が複雑になると共に高価なものとなる欠点かある。
殊に、一つの回線に複数の端末機器等を接続するマルチ
ドロップ方式(第1図参照)にあっては、その通信線路
に接続された各端末機器はそれぞれ異なった状態にある
ので、そのうらの1つに同期外れが生じた場合には、他
の使用中の機器の1ffl信の邪魔をすることなく自ら
同期化することが必要となる。然るに、従来のモデムに
おいては、他局モデムから発信される同期信号を受信し
、それによって自局モデムが同期化されるという方法を
採っているので、他局モデムから同期信号が発信されな
い場合には自己同期することができす、同期化機能とし
il: L;L 1分なものとし、1いえなかっ大−0
〔発明の目的〕 本発明は上記事情に櫂みてなされたものであって、その
目的とするところは、他局モデムを同期化させるための
同期信号発生機能、他局モデムから発信された同期イハ
号を受信しての自己同期化機能、並びに、他局モデムか
ら同期信号が発信されない状態において自己同期を行う
機能を兼ね備え、信頼性が高(、簡易な回路構成で経済
的なモデムを提供することにある。
〔発明の構成〕
本発明に係るモデムは、自己同期信号による受信信号の
復調時に生した同期外れを自己同期信号で回復する手段
を備えるモデムであって、同期外れの検出時に受信信号
のマーク期間から同期化クロックを生成し、これに同期
化した同期信号を自己のモデムで発生させて同期回復す
ることを特徴とするものである。以下に本発明の好適な
一実施例を添付図面によって説明する。
第1図は本発明の一実施例のブロック図であって、本発
明の特徴とする部分が破線で囲まれている。図中1はコ
ンビエータ−又は端末機であって、l? S −232
Cのシリアルボートを介して本発明に係るモデムと接続
される。このボートにおけるR3(送信要求)端子及び
C3(送信可)端子は、受信又は送信クロック選択回路
2に接続される。また、Txc (送信クロック)端子
は、クロック発振器3の出力を選択的に分周するクロッ
ク分周選択回路4の出力と共働して送信周波数を同期化
する送信周波数同期化回路5に接続される。Txd  
(送信データン端子は変調回路6に接続され、変調回路
6にて変調されたテークは送信選択回路7に供給される
。また、Rxc (受信クロック)及びRxd(受信デ
ータ)端子は、それぞれ復調回路8に接続されイ】。−
上述の受信又は送信クロック選択回路2は、受イ8信号
に基づくクロックと送信信号によるクロックとを選択的
に切り換え、同期信号発生回路9に同期のための信号を
供給する。
更に、受信又は送信クロック選択回路2には、19調回
路8が発」二する同期外れ信号により同期回復シーケン
ス動作を行う同期回復シーケンス回路10の出力が供給
される。11はコンピューター又は端末機に接続された
他局モデムであって、4線式のループ線路12を介して
電圧/電流変換回路13及び電流/電圧変換回路14に
接続される。電流/電圧変換回路14の出力は、同期信
号を選択する選択回路15、及び、受信周波数の同期化
のための受信クロック同期化回路16を介して復調回路
8に供給される。
第3図には、本発明に係るモデムに適用されるマーク状
態にお&−するピッミーパターンが示されている。即ぢ
、データ通信か行われていない時に常時マークの状態(
図中Aで示す。B部は同期(8号のビットパターンの例
を示している。)にあって、本発明に係るモデムはこの
マークの状態に同1す1外れを(18復する。
〔発明の作用〕
以下、第1図と共に本発明に係るモデムの作用につき説
明する。同図においてコンピューター又は端末機Iから
送信要求が発生ずると、受信又は送信クロック選択回路
2により送信クロックが選択され、同期信号発生回路9
を介して同期信号が発せられ、送信選択回路7を介して
電圧/電流変換回路13に供給された後、電流変換され
てコンピユークー又は端末機に接続された他局モデム1
1に送出される。次いでコンピューター又はlJfMl
末機に接続された他局モデム11より送信が開始され、
電流/電圧変換回路14により電圧変換された信号が受
信選択回路15を介して復調回路8に供給され、受信ク
ロック同期化回路16からのクロック信号に基づいて復
調回路8で復調されて受信テークと受信クロックが検出
され、受信テ タはRxd  (受信データ)端子に、
また、受f11クロックはRxc端子に供給される。上
述の作用シコ公知の回路構成によるものと同様である。
次ぎにマルチドロップ方式にモデムを用いている際等に
、例えば何等かの端末機器の電源が突然投入される等に
より、同期外れになった場合について説明する。即ち、
同期外れが生じると復調回路8の出力として同期外れ信
号が発せられ、同期回復シーケンス回路10に同期回復
のためのシーケンス動作を行わせる。ここで受信又は送
信クロック選択回路2はクロックを受信クロックに切り
換え、受信クロック同期化回路16からのマーク信号を
検波して得た受信クロックに同期化した同期化信号(第
3図B部のビットパターン)が同期信号発生回路9から
送出され、この同期信号が、受信選択回路15で選択さ
れて復調回路8に供給され、同期の修復が行われる。こ
の時間、送信選択回路7には送信遮断信号を送出し、送
信線路を遮断して保護する。この同期化シーケンスは同
期外れ信号が消失する迄、繰り返し行われる。
〔発明の効果〕
上述のように本発明に係るモデムは、他局モデムを同期
化させるための同期信号発生機能、他局モデムから発信
された同期信号を受信しての自己同期化機能に加えて、
他局モデムから同期信号が発信されない状態において同
期が外れた時、自らのモデムで自己同期を行う機能をも
備えている。即ち、同期外れを検出した後、受信側にお
けるクロックをマーク期間における送信側信号から得て
同期引き入れに成功する迄、同期回復のだめのシーケン
ス動作を行うので、同期外れに対する回復が容易で信頼
性が高く、且つ、回路構成が簡易で経済的なモデムを提
供できる効果がある。
【図面の簡単な説明】
第1図はマルチトロツブ方式を示す図、第2図は本発明
の一実施例のブロック図、第3図は本発明に係るモデム
に適用するビットパターンを示すものである。 符号の説明 ■−コンピューター又は端末機、2−受信又は送信クロ
ック選択回路、5−送信周波数同期化回路、7−送信選
択回路、8−復調回路、9−同期信号発生回路、1〇−
同期回復シーケンス回路、11−コンピューター又は端
末機に接続された他局モデム、12−ループ線路、13
−電圧/電流変換回路、14−電流/ T”J圧変挽回
路、15−受信選択回路、16−受信クロック同期化回
路、17−自局モデム

Claims (2)

    【特許請求の範囲】
  1. (1)自己同期信号による受信信号の復調時に生じた同
    期外れを自己同期信号で回復する手段を備えるモデムで
    あって、同期外れの検出時に受信信号のマーク期間から
    受信信号に同期化したクロックを検出し、これによって
    発信した同期信号により自己同期化を行うことを特徴と
    するモデム。
  2. (2)受信信号に基づくクロックと送信信号に基づくク
    ロックとを選択的に発生させるための回路を備え、同期
    外れの検出時に前記クロックを切り換えて同期化するこ
    とを特徴とする特許請求の範囲第1項記載のモデム。
JP14819184A 1984-07-17 1984-07-17 モデム Pending JPS6126344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14819184A JPS6126344A (ja) 1984-07-17 1984-07-17 モデム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14819184A JPS6126344A (ja) 1984-07-17 1984-07-17 モデム

Publications (1)

Publication Number Publication Date
JPS6126344A true JPS6126344A (ja) 1986-02-05

Family

ID=15447282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14819184A Pending JPS6126344A (ja) 1984-07-17 1984-07-17 モデム

Country Status (1)

Country Link
JP (1) JPS6126344A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0743564U (ja) * 1992-03-17 1995-09-05 株式会社鮎家 乾燥スープ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS576812A (en) * 1980-06-13 1982-01-13 Mitsubishi Electric Corp Optical functioning device
JPS57147353A (en) * 1981-03-09 1982-09-11 Toshiba Corp Synchronization system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS576812A (en) * 1980-06-13 1982-01-13 Mitsubishi Electric Corp Optical functioning device
JPS57147353A (en) * 1981-03-09 1982-09-11 Toshiba Corp Synchronization system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0743564U (ja) * 1992-03-17 1995-09-05 株式会社鮎家 乾燥スープ

Similar Documents

Publication Publication Date Title
JPS6236413B2 (ja)
JPH05219016A (ja) 送受信回路
US3651474A (en) A synchronization system which uses the carrier and bit timing of an adjacent terminal
US4688257A (en) Secure wireless communication system utilizing locally synchronized noise signals
JPS6126344A (ja) モデム
JPH09233134A (ja) 復調器
JPS639700B2 (ja)
JP2848229B2 (ja) 受信回路
JP2001169372A (ja) 構内交換機間同期システム
JPS62171349A (ja) 通信制御装置
JP2778442B2 (ja) デジタル無線通信方式における同期方式
JPH05268282A (ja) 無線通信方式
JPH04360431A (ja) ディジタル通信網の網同期方式
JP3432419B2 (ja) スペクトル拡散通信システム
JPH1198114A (ja) Ss伝送装置
JP2002300140A (ja) データ復元装置
JPS6236412B2 (ja)
JPS6388943A (ja) 復調器制御方式
JPH0427744B2 (ja)
JP2805542B2 (ja) スペクトラム拡散信号復調方式及び装置
JPS6336587B2 (ja)
JP3574337B2 (ja) 同期式多重伝送装置
JP2000023266A (ja) ディジタルコードレス電話装置の接続装置
JPH052027B2 (ja)
JPH0471380B2 (ja)