JPS61264902A - 周波数変調されたデジタル信号用復調器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、等化回路網として構成されている信号をフィ
ルタリングする非巡回形フィルタと、周波数変調された
信号をデジタル化するＡＤ変換器と、該ＡＤ変換器に前
置接続された、狭帯域に構成されているアナログバンド
パスフィルタとを有する周波数変調されたデジタル信号
用の復調器に関する。

従来の技術 ヨーロッパ特許出願第ＥＰ　８２１０５４１２　、９号
明細書（公開番号：第８００１４号公報）から、周波数
変調された信号に対するデジタル復調器が公知である。

復調器は、中間周波混合段の出力側に、ＰｉＪ［ｉｔフ
ィルタとして広帯域のアナログバンドパスフィルタを有
し、かつこのフィルタにはＡＤ変換器が後置接続されて
いる。アナログ前置フィルタは、中間周波混合段の出力
信号の高調波標本化を行なうものである。デジタル乗算
器に、本来の有効信号を収り出すローパスフィルタが接
続されており、かつ後続の回路においてこのようにして
得られたデジタル信号が低周波信号を発生するために処
理される。

上記ヨーロッパ特許出願明細書には、一方における前置
フィルタ帯域幅と他方における必要な標本化周波数との
間の関係が説明されている。

一方において相応に僅かに選択されるＩｔｒ＆フィルタ
帯域幅による標本化周波数の効果的な低減を実現するこ
と、しかし他方において後でデジタルの形で取り出すべ
き信号がアナログフィルタの不都合な特性によって位相
および振＠特性に歪を受けることがないように、申し分
なく幅広のアナログ前置フィルタから出発することが望
まれる。妥協的解決として公知の復調器においては、受
信すべき信号の帯域幅より著しく大きい前置フィルタ帯
域幅が割り当てられる。

発明が解決しようとする問題点 公知のデジタル復調器の実際の使用の際、ＡＤ変換器に
おけるダイナミック要求との関連において難点がある。

すなわち前置フィルタ帯域幅が本来の中間周波帯域幅よ
り著しく大きく選択されているため、有効送信機の送信
波の他に一連の隣接送信機の送信波がその帯域に入り込
み、その際隣接送信機の送信波レベルが有効送信機の送
信波のレベルより著しく上にくることを排除することは
できない。このことは殊に受信場所（例えば車両におけ
る受信機の場合）が絶えず変化するときに予測される。

しかしＡＤ変換器の甲し分のない作動のためには、全部
の信号の最大値を基礎としなけれはならないので、ＡＤ
変換器はこのダイナミック特性を実現できたけれはなら
ない。

それにも拘わらず強い送信機の送信波の他に弱い送信機
の送信波も選択することができるようにするために、従
来技術では、申し分のないダイナミック特性子桁を考慮
して非常に高い分解能を有するＡＤ変換器を使用するこ
とが必要であるが、高速な必要な時間特性を考えた場合
困難が生じる。したがってＡＤ変換に大きなコストをか
けた場合しか実現されない。

これに対して特許請求の範囲第１′９Ｌの上位概念に記
載のように本発明が出発点としているところの出願人の
西独特許出願第ｐ　３４４４４４９．１号明細書におい
て、有効信号の他に別の隣接送信機の送信信号がアナロ
グ前置フィルタの帯域に入ることを防止するために、狭
帯域の前置フィルタを使用することが提案されている。

しかしアナログ前置フィルタによって規定される狭帯域
の中間周波フィルタリングにより大きな位相および減衰
歪が生じる。それ故に上記の西独特許出願明細書によれ
はさらに次のことが提案された。すなわち上述の公知の
０ＬＩＥＩＩ器のローパスフィルタに代わって、狭帯域
の＃ｆｆ１ｔフィルタの位相および減衰歪を補償ないし
取り除く醇化回路網を使用することが提案されている。

等化回路網の形のデジタル等化層はもはや送信機の送信
波の選択の役目を有せず、アナログ前置フィルタの非理
想的な特性の補償のために用いられる。

この場合弱い送信機の近傍にある強い送信機による障害
はもはや発生する可能性がないので有効信号に関するダ
イナミック要求を低減することができ、かつさらに処理
すべき信号の比較的僅かな帯域幅のため、ＡＤ変換器の
標本化周波数も低減することができる。

ここまで説明してきた観点の他に、受信機において一般
に、多重路受信の抑圧の観点も極めて＊要である。前記
西独特許出願明細書においてもこの関連において、デジ
タル等化器としてそこに使用されている非巡回形フィル
タが多重通路受信の補償のためにも適していることが記
載されており、かつ上記明細書の第６図には、相応に構
成された非巡回形フィルタが図示されている。

ところが、デジタル等化回路網を使用した多重路受信に
よって非直線性歪が低減される利点があるものの、相応
の非巡回形フィルタの具体的な実現に際し技術的な面で
ハードウェアに大きなコストをかけなければならないと
いう不都合な事態が生じる。これにより受信機は扁価に
つぎ、場合によって製造が非常に不経済である。

そこで本発明の課題は、多重路受信を依然として申し分
なく補償することができると同時に僅かなコストで実現
することができる等化回路網を有するデジタル復調器を
提供することである。

間組点を解決するための手段 この課題の解決は、特許請求の範囲第１項の上位概念に
記載の復！ｉＩ４器において次のようにして行なわれる
。すなわち等化器は多重通路受信の補償のために直列に
接続された複数の等化器を有する非巡回形カスケード等
化器によって形成されており、その際おのおのの等化器
ブロックが位相回転および遅延時間を高めるように作用
するとともに、入力信号に含まれている反射される成分
の反射係数を低減するように作用する。

発明の作用および効果 本発明の重要な観点は、複数の順次接続された個別の部
分等化器によるカスケード構成を採用したことである。

その際、おのおのの部分等化器を極めて僅かなハードウ
ェアコストによって実現することができ、かつこれによ
り複数の等化、器から成るカスケードの全体のコストを
、上記の西独特許出願明細書で述べられた形のトランス
バーサル構成の場合よりも著しく僅かにできる点で有利
である。

それにも拘わらず多重路受信の著しい抑圧が実現される
。部分等化器をカスケードに縦続接続した回路において
、６つのブロックから出発して、先行する等化器ブロッ
クにおいて既に得られた補償が後続のブロックにおいて
さらに改善され、その際おのおのの等化器ブロックにお
いて位相回転および遅延時間が２倍になりかつ反射係数
は一反射の振幅が′１”より小さい場合に一指数関数（
ρ）２Ｈにしたがって低減される。

数学的な関係について個々には図面を用いた説明のとこ
ろで後で詳しく説明する。

本発明の有利な実施例は一掘幅が１”より大きい場合に
対しても一特許請求の範囲の実施態様現に記載されてお
り、図面を用いた説明からも明らかである。

実施例 次に本発明を図示の実施例につき図面を用いて詳細に説
明するが、理解し易くするために本発明の特許請求の範
囲第１項の上位概念に記載の前記西独特許出願明細書に
ついて詳しく説明する。

まず第１図ないし第６図は、本発明が出発点としている
、本出血人の前記西独特許出願第ｐ３４４４４４９．１
号明細書に記載されているデジタル復調器に関する。ｉ
＠１図は、本発明にとり重要な、デジタル受信器１０の
部分を示す。

中間周波混合器１２にバンドパスフィルタ１４が後置接
続されている。このフィルタにＡＤ変換器１６が続いて
いる。

非巡回形フィルタ２２，２４．２６および２８を含んで
いるデジタル回路網の使用によって、提案されたデジタ
ル復調器では、アナログバンドパスシイルタ１４の非理
想的な特性が補償される。第１図から明らかであるよう
に、フィルタ構成はトランスバーサル形式をとっている
。

ＡＤ変換器１６のデジタル出力側に、デジタル乗算器７
８および２０が接続されており、その際乗算器７８にお
いて標本化後に生じる搬送周波数ｆｏを有する余弦関数
との乗算が行なわれ、−万乗算器２０において同じ周波
数の正弦関数との乗算が行なわれる。

第１図によれば、乗算器７８および２０に続いて、それ
ぞれ２つの非巡回形フィルタがそれぞれ加算器３０およ
び３２に接続されており、かつデジタル加算器３０およ
び３２の出力側は低周波信号を発生するために、復調器
３４に導かれている。

上述の西独特許出願明細書において既に、第１図のフィ
ルタ構成拡多重通路受信の補償にも適していることが示
されている。直接波との関連において振幅ρおよび位相
回転φを有する唯一の反射のみを考えてみる場合（複素
反射係数ｒ＝ρ・ｅ−ｊφ）、乗算器４０における多数
の係数ｈ　１．　ｚ（ｋ）を消去することにより、第２
図に示すように非巡回形フィルタ３６のフィルタ形態が
簡単化される。このことは、個別の遅延メモリないし時
限素子３８の遅延時間に代わって、に・Ｔを使用するこ
とによって考慮され、その際には反射波の遅延時間τと
標本期間との商に＝τ／Ｔとして表わされる。第３図に
は、単一反射を補償するために相応に変形された等化器
分岐が図示されている。

等化係数の計算は、前記西独特許出願明細書により提案
された復調器では、合成パルス応答の誤差の最小にする
ことによって行なわれる（ｉ／Ｉｋ小２乗誤差）。この
ことはすべて、特許出第４図に示すように、本発明は多
１通路受信の補償のために、ここでは５つの縦続接続さ
れた等化器ブロック４４．４６，４８．５０および５２
を有する非巡回形カスケード形態を使用している。反射
によって障害を受けたＦＭ受信信号Ｚ（ｋ）は、その形
態については後で説明する出力信号ｙ５←）となる。

一層わかり易くするために、多重通路間趙は複素数によ
り定義され、その際反射によって障害を受けたＦＭ受信
信号は次の式を有する。

＊）：。Ｊψ←）＋７＞、ｅ−ｊψ８ｊψ（ｋ−に）：
ただしくρ＝振幅、ψ＝位相回転、遅延時間τ＝に・Ｔ
）。

この信号は、第１の吟化層ブロック４４を示しており、
遅延素子５４、乗算器５６並びに加算器５８ｔ−有する
、第５図の系に供給される。それから出力信号７１←）
は次の式を有する。

ｙｌ（ｋ）　＝　ｚｋ）　−ｐｅ−ｊψ・ｚ（ｋ−ｇ）
　＝６Ｊ？（ｋ）＋ρ・ｅ−ｊψ・ｅＪψ（ｋ−Ｊ　−
ｐ　５６７Ｊψ８ｊψ（ｋ−に）２−Ｊ２ψｊψ（ｋ−
２に） −ρ＋″ｅ　　　　−ｅ ｙＡ）　＝　ｅ’　？”　−、／”−ｅ−２ｊφ８ｊψ
（ｋ−Ｊに）（２）したがって新たに、反射によって障
害を受けた信号が得られ、その際ここでは位相回転φお
よび遅延時間τは２倍になっている。この場合反射係数
は、ρに比べて低減されているρ２である。ここではρ
く１の場合を仮定している。

上述の過程は、相応に変形された回路網において−この
場合第６図に示す第２の等化器ブロック４６において−
繰り返される。第２の等化層？ロック４６の出力信号ｙ
２ｋ）は、上述の考察に基いて次のように生じる： ｙ２（ｋ）　＝　ｅｊ９’６ｃ）　−ｐ４６−４ｊψｏ
ｊψ（ｋ−４＆）　　　（３１すなわちここでは反射係
数は、ρ４に低減されている。別の等化器ブロック４８
．５０および５２によって、この過程は、反射係数が、
十分に小さくまで幾度か繰り返される。ｎ番゛目の等化
器ブロックの出力側において、次の反射パラメータが得
られる： ｌｎ＝１’　　　＃φ、＝２ｎψ、　ｔｎ＝２”ａｔｎ 実際の用途に対して通例は、多重路受信の効果的な補償
を実現するためには５つまたは最大で６つの等化器ブロ
ックで十分であることが認められている。

さらに明瞭にするために、第７図および第８図に復調さ
れる信号の歪率が等化器ブロック４４−５２の数ｎの関
数として図示されている。

第７図において檎々異なった曲線はそれぞれ撫種異なっ
た反射係数ρに関し、かつ第８図においてはに（＝反射
波の遅延時間τと標本化期間との商）の種々異なった値
に対する歪率ｋがパーセンテージにて図示されている。

図から明らかなように、歪率には５つの等化器ブロック
において既に消失する程僅かな値をとる。

本発明の重要な利点は、等化器に対して使用される変形
された構成により、ハードウェアコストが著しく低減さ
れるという点にある。

等化器のハードウェア構成は、＠５図および第６図にお
いて使用された複素記述に代わって実数演算を使用する
ことによって得られる。第９図は、ｎ番目の等化器ブロ
ックの構成を一般的な形において示す。

等化器ブロックの２つの入力側はそれぞれ、シフトレジ
スタ６４を含んでいる第１信号路およびシフトレジスタ
６６を官んでいる第２信号路に導かれている。シフトレ
ジスタ６４の入力側は、加算器７８に導かれており、−
万態のシフトレジスタ６６の入力側は、別の加算器８２
と接続されている。

シフトレジスタ６４には、２つの乗算器６８およびγ０
が接続されている。第１乗算器６８は、第１加算器７６
に接続されており、一方第２乗算器７０は、第２信号路
における第６加算器８０に接続されている。

さらに、別のシフトレジスタ６６の出力側に第３加算器
８０に導かれている第６乗算器１２が設けられており、
かつさらにこのシフトレジスタの出力側には、第１加算
器７６と接続されている第４乗算器７４が接続されてい
る。さらに２つの乗算器６８およびγ２は、同じ乗算子
ａｎを得る。

本発明において使用されたカスケード等化器を、上述の
西独特許出願明細書において提案されたデジタル復調器
における非巡回形フィルタのトランスバーサル構成と比
較することで、所要コストに関して本発明により得られ
た利点が明らかになる。

ｎ個のカスケードブロックないし等化器ブロック４４−
５２の使用の際、全部で４ｎ回の乗算が実施される。こ
れに匹敵するトランスバーサル等化器は、２ｎ−にの長
さを有しかつしたがって４．２ｎ回の乗算を必要とする
。すなわち本発明において使用されるカスケード構成に
より生じる乗算利得は次の値をとる。

Ｇ＝２ｎ／ｎ すなわちこのことはｎ　＝　６の場合係数１０を意味す
る。このようにして得られる係数だけ加算の数が低減さ
れる。状態メモリの容量は両方の場合において同じであ
り、すなわち全体で２ｎ・にクロック分の遅延が必要で
ある。

これまで説明してきた、等化器ブロック４４−５２ｙｋ
有するカスケード等化器ではρく１の一場合を仮定した
。しかしカスケード系は、ρ〉１の場合にも適用される
。その際個別の等化器ブロックに対して変形された構成
を使用することができ、第１０図にはこのためにρ〉１
の場合のｎ番目の等化器ブロックが略示されている。

入力信号−Ｙｎ−１（ｋ）は、乗算器８４並びに遅延素
子８８に供給される。乗算器８４には、その他に遅延素
子８８の出力側に接続されている加算器８６が接続され
ている。

第１０図に図示の場合、第１の等化器プロツ゛　　りの
前に係数ｒ−１＝ρ−１．ｅ＋ｊｚ　　との補正乗算を
実施することができる。

【図面の簡単な説明】

第１図は、西独特許出願第Ｐ３４４４４４９．１号明細
書において提案された復調器におけるフィルタ構成の略
図であり、第十図に図示の復調器における等化器分岐を
示す図であり、第６図は第１図に図示の復調器における
単一反射を補償する。ために変形された等化器分岐を示
す図であり、第４図は、本発明の、複数の等化器ブロッ
クから成るカスケード等化器の原理を示すブロック図で
°あり、第５図は、第４図における第１等化器ブロック
を示す非巡回形等化器の原理を示す図であり、第６図、
は、第４図における第２等化器ブロックを第５図に相応
して示す図であり、第７図および第８図はそれぞれ、使
用される等化器ブロックの数の関数として復調される信
号の歪率を示す線図であり、第９図は、等化器のハード
ウェア構成を説明するための略図であり、第１０図は、
反射の振幅が１より大きい場合の、等化器ブロックの原
理を示す図である。 １０・・・デジタル受信機、 １２・・・中間周波混合器、 １４・・・バンドパスフィルタ、 １６・・・ＡＤ変換器、 １　Ｂ　、２０．５６．６Ｂ、７０．７２，７４゜８４
・・・乗算器、 ２２．２４，２６，２８，３６・・・非巡回形フィルタ
、 ３０．３２．５８．　　γ６．Ｊ８，８０，８６・・・
加算器。 ３４・・・復調器、 ３８・・・時限素子、 ４４　．４６　．４８　．５０．５２・・・等化器ブロ
ック、５４．８８・・・遅延素子、 ６４．６６・・・シフトレジスタ。

Claims (1)

1. 【特許請求の範囲】 １、信号をフィルタリングするための複数の等化器を有
   する等化器回路網として構成されている非巡回形フィル
   タと、周波数変調された信号をデジタル化するためのＡ
   Ｄ変換器と、該ＡＤ変換器に前置接続されている、狭帯
   域に構成されているアナログバンドパスフィルタとを有
   する、周波数変調されたデジタル形信号用の復調器にお
   いて、等化器は多重路受信の補償のために、直列に接続
   された複数の等化器を有する非巡回形カスケード等化器 （４４−５２）によって形成されており、その際おのお
   のの等化器ブロック（４４；４６；４８；５０；５２）
   は位相回転（ψ）および遅延時間（τ）を高めるように
   作用すると同時に、入力信号（ｚ（ｋ））の反射係数（
   ρ）を低減する作用することを特徴とする周波数変調デ
   ジタル信号用復調器。 ２、カスケード等化器の第１等化器ブロック（４４）は
   、反射によって障害を受けた、次の式で表わされるＦＭ
   受信信号において ｚ（ｋ）＝ｅ＾ｊ＾ψ＾（＾ｋ＾）＋ρ・ｅ＾−＾ｊ＾
   φｅ＾ｊ＾ψ＾（＾ｋ＾−＾κ＾）；ただしψ＾（＾ｋ
   ＾）＝ΔΩ∫＾ｋ＾Ｔ＿−＿∞Ｖ（ξ）ｄξ（１）出力
   信号は次の式で表わされる： ｙｌ（ｋ）＝ｚ（ｋ）−ρｅ＾−＾ｊ＾φ・ｚ（ｋ−κ
   ）＝ｅ＾ｊ＾ψ＾（＾ｋ＾）＋ρ・ｅ＾−＾ｊ＾φ・ｅ
   ＾ｊ＾ψ＾（＾ｋ＾−＾κ＾）−ρ・ｅ＾−＾ｊ＾φｅ
   ＾ｊ＾ψ＾（＾ｋ＾−＾κ＾）−ρ＾２ｅ＾−＾（ｊ＾
   ２）φｅ＾ｊ＾ψ＾（＾ｋ＾−＾２＾κ＾）ｙ＿１（ｋ
   ）＝ｅ＾ｊ＾ψ＾（＾ｋ＾）−ρ＾２・ｅ＾−＾２＾ｊ
   ＾ψｅ＾ｊ＾ψ＾（＾ｋ＾−＾２＾κ＾）（２）その際
   ΔΩ＝角周波数偏移、ｖ（ｔ）＝変調する低周波信号、
   ρ＝反射波の振幅、φ＝反射波の位相回転、τ＝κ・Ｔ
   ＝遅延時間、Ｔ＝標本期間、ψ＝角度、κ＝反射波の遅
   延時間と標本期間との商である特許請求の範囲１項 記載の周波数変調されたデジタル信号用復調器。 ３、第１等化器ブロック（４４）に後続する第２等化器
   ブロック（４６）の出力信号は、次の式を有する： ｙ＿２（ｋ）＝ｅ＾ｊ＾ψ＾（＾ｋ＾）−ρ＾４ｅ＾−
   ＾４＾ｊ＾φｅ＾ｊ＾ψ＾（＾κ＾−＾４＾κ＾）（３
   ）特許請求の範囲第２項記載の周波数変調されたデジタ
   ル信号用復調器。 ４、ｎ番目の等化器ブロックの出力側に、次の反射パラ
   メータが生じる： ρ＿ｎ＝ρ＾２＾ｎ、φ＿ｎ＝＾２＾ｎφ、κ＿ｎ＝＾
   ２＾ｎ・κ特許請求の範囲第１項から第３項までのいづ
   れか１項記載の周波数変調されたデジタル信号用復調器
   。 ５、カスケード等化器は、５ないし６つの等化器ブロッ
   ク（４４−５２）を有する特許請求の範囲第１項から第
   ４項までのいづれか１項記載の周波数変調されたデジタ
   ル信号用復調器。 ６、等化器ブロック（４４；４６；４８；５０；５２）
   は２つの信号路においてそれぞれ１つのシフトレジスタ
   （６４；６６）を含んでおり、それぞれのシフトレジス
   タに、第１乗算器（６８）および第２乗算器（７０）な
   いし第３乗算器（７２）および第４乗算器（７４）並び
   に第１加算器（７６）および第２加算器（７８）ないし
   第３加算（８０）および第 ４加算器（８２）が後置接続されている特許請求の範囲
   第１項から第５項までのいづれか１項記載の周波数変調
   されたデジタル信号用復調器。 ７、第１シフトレジスタ（６４）に供給される信号（ｙ
   ＿ｎ＿−＿１（ｋ））は、同時に第２加算器（７８）に
   供給されかつ第２シフトレジスタ（６６）に供給される
   信号は同時に第４加算器（８２）に供給される特許請求
   の範囲第６項記載の周波数変調されたデジタル信号用復
   調器。 ８、第１シフトレジスタ（６４）の出力側は第２乗算器
   （７０）を介して第３加算器（８０）に接続されており
   かつ第２シフトレジスタ （６６）の出力側は第４乗算器（７４）を介して第１加
   算器（７６）に接続されている特許請求の範囲第６項ま
   たは第７項記載の周波数変調されたデジタル信号用復調
   器。 ９、等化器ブロックは、振幅ρ＞１の場合に対して乗算
   器（８４）を有する第１信号器並びに遅延素子（８８）
   を有する第２信号路を有しており、その際乗算器（８４
   ）および遅延素子（８８）は共通の加算器（８６）に接
   続されている特許請求の範囲第１項から第８項までのい
   づれか１項記載の周波数変調されたデジタル信号用復調
   器。 １０、第１等化器ブロックの前に、係数ρだけの補正乗
   算を行なうようにした特許請求の範囲第９項記載の周波
   数変調されたデジタル信号用復調器。