JPS6126687B2 - - Google Patents
Info
- Publication number
- JPS6126687B2 JPS6126687B2 JP56126172A JP12617281A JPS6126687B2 JP S6126687 B2 JPS6126687 B2 JP S6126687B2 JP 56126172 A JP56126172 A JP 56126172A JP 12617281 A JP12617281 A JP 12617281A JP S6126687 B2 JPS6126687 B2 JP S6126687B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- conversion
- register
- conversion table
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F40/00—Handling natural language data
- G06F40/10—Text processing
- G06F40/12—Use of codes for handling textual entities
- G06F40/151—Transformation
- G06F40/157—Transformation using dictionaries or tables
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Computational Linguistics (AREA)
- General Health & Medical Sciences (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】
本発明は、キヤラクタ変換装置、特に、メモリ
に記憶されているソースデータを変換テーブルに
従つ変換するデータ処理装置におけるキヤラクタ
変換装置に関する。
に記憶されているソースデータを変換テーブルに
従つ変換するデータ処理装置におけるキヤラクタ
変換装置に関する。
従来のキヤラクタ変換装置はメモリ上のソース
データを命令で指定されるメモリ内の変換テーブ
ルに基づいてキヤラクタ変換しデステイネーシヨ
ンフイールドに格納する命令や変換キヤラクタが
命令によつて予め規定されるキヤラクタと比較さ
れ、一致した場合変換キヤラクタを汎用レジスタ
にセツトする等の命令を有しており、メモリから
ソースデータを読し出し命令で指定される先頭ア
ドレスから１キヤラクタずつを抽出し、これをア
ーギユメントとして命令で指定される変換テーブ
ルの先頭アドレスに加算しメモリリクエストを出
してテーブルを索引し、変換キヤラクタをデステ
イネーシヨンフイールドに格納する制御を実施し
ている。
データを命令で指定されるメモリ内の変換テーブ
ルに基づいてキヤラクタ変換しデステイネーシヨ
ンフイールドに格納する命令や変換キヤラクタが
命令によつて予め規定されるキヤラクタと比較さ
れ、一致した場合変換キヤラクタを汎用レジスタ
にセツトする等の命令を有しており、メモリから
ソースデータを読し出し命令で指定される先頭ア
ドレスから１キヤラクタずつを抽出し、これをア
ーギユメントとして命令で指定される変換テーブ
ルの先頭アドレスに加算しメモリリクエストを出
してテーブルを索引し、変換キヤラクタをデステ
イネーシヨンフイールドに格納する制御を実施し
ている。
このため、このような従来のキヤラクタ変換装
置によるキヤラクタ変換は１キヤラクタ毎にメモ
リ上の変換テーブルを索引するリクエストを出し
メモリから読み出した変換キヤラクタである読出
データを待合わせてからこの変換キヤラクタの編
集処理を行なつており、もし変換テーブルがキヤ
ツシユ上に存在しない場合には主メモリ迄アクセ
スすることにもなり、命令実行時間が大きくなり
システム性能の低下を招く要因となつている。
置によるキヤラクタ変換は１キヤラクタ毎にメモ
リ上の変換テーブルを索引するリクエストを出し
メモリから読み出した変換キヤラクタである読出
データを待合わせてからこの変換キヤラクタの編
集処理を行なつており、もし変換テーブルがキヤ
ツシユ上に存在しない場合には主メモリ迄アクセ
スすることにもなり、命令実行時間が大きくなり
システム性能の低下を招く要因となつている。
すなわち、従来のキヤラクタ変換装置は命令実
行時間が大きいという欠点があつた。
行時間が大きいという欠点があつた。
本発明の目的は命令実行時間を短縮できるキヤ
ラクタ変換装置を提供することにある。
ラクタ変換装置を提供することにある。
すなわち、本発明の目的は変換テーブルレジス
タをソフト命令用のレジスタとして定義し、メモ
リから変換テーブルレジスタに変換テーブルをロ
ードする新規命令を追加し、メモリ上のソースデ
ータを変換テーブルレジスタに格納した変換テー
ブルに基づいて変換処理し命令で規定されている
所定動作に変換キヤラクタを用いるように制御す
る構成を取り上記欠点を解決し、命令実行時間の
短縮を計りシステム性能を向上させることができ
るキヤラクタ変換装置を提供することにある。
タをソフト命令用のレジスタとして定義し、メモ
リから変換テーブルレジスタに変換テーブルをロ
ードする新規命令を追加し、メモリ上のソースデ
ータを変換テーブルレジスタに格納した変換テー
ブルに基づいて変換処理し命令で規定されている
所定動作に変換キヤラクタを用いるように制御す
る構成を取り上記欠点を解決し、命令実行時間の
短縮を計りシステム性能を向上させることができ
るキヤラクタ変換装置を提供することにある。
本発明のキヤラクタ変換装置は、メモリから読
み出したソースデータを格納するソースデータレ
ジスタと、変換すべき被変換キヤラクタを前記ソ
ースデータから１キヤラクタずつ順次抽出して格
納する被変換キヤラクタレジスタと、前記メモリ
から読み出した変換テーブルを格納する変換テー
ブルレジスタと、前記被変換キヤラクタにより前
記変換テーブルレジスタに格納されている変換テ
ーブルを索引して読み取して変換キヤラクタを格
納する変換キヤラクタレジスタとを含んで構成さ
れる。
み出したソースデータを格納するソースデータレ
ジスタと、変換すべき被変換キヤラクタを前記ソ
ースデータから１キヤラクタずつ順次抽出して格
納する被変換キヤラクタレジスタと、前記メモリ
から読み出した変換テーブルを格納する変換テー
ブルレジスタと、前記被変換キヤラクタにより前
記変換テーブルレジスタに格納されている変換テ
ーブルを索引して読み取して変換キヤラクタを格
納する変換キヤラクタレジスタとを含んで構成さ
れる。
すなわち、本発明のキヤラクタ変換装置は、メ
モリ上のソースデータを変換テーブルに従つてテ
ーブル索引をするキヤラクタ変換装置において、
変換テーブルを格納する変換テーブルレジスタ
と、該変換テーブルレジスタメモリから変換テー
ブルをロードするソフト命令実行手段と、メモリ
から読み出されるソースデータとこのソースデー
タのワード内位置情報とをそれぞれセツトするレ
ジスタと、該ワード内位置情報に基づいてソース
データの被変換キヤラクタを１キヤラクタずつ遂
次抽出するキヤラクタ選択回路と、該キヤラクタ
選択回路の出力である被変換キヤラクタで前記変
換テーブルレジスタを索引し読し出した変換キヤ
ラクタを格納する変換キヤラクタレジスタと、変
換キヤラクタに基づいて命令により予め規定され
ている所定動作を制御する回路とを有し、ソース
データのキヤラクタ変換をメモリ内の変換テーブ
ルをアクセスせずに前記変換テーブルレジスタ内
の変換テーブルを索引して変換するように構成さ
れる。
モリ上のソースデータを変換テーブルに従つてテ
ーブル索引をするキヤラクタ変換装置において、
変換テーブルを格納する変換テーブルレジスタ
と、該変換テーブルレジスタメモリから変換テー
ブルをロードするソフト命令実行手段と、メモリ
から読み出されるソースデータとこのソースデー
タのワード内位置情報とをそれぞれセツトするレ
ジスタと、該ワード内位置情報に基づいてソース
データの被変換キヤラクタを１キヤラクタずつ遂
次抽出するキヤラクタ選択回路と、該キヤラクタ
選択回路の出力である被変換キヤラクタで前記変
換テーブルレジスタを索引し読し出した変換キヤ
ラクタを格納する変換キヤラクタレジスタと、変
換キヤラクタに基づいて命令により予め規定され
ている所定動作を制御する回路とを有し、ソース
データのキヤラクタ変換をメモリ内の変換テーブ
ルをアクセスせずに前記変換テーブルレジスタ内
の変換テーブルを索引して変換するように構成さ
れる。
次に、本発明の実施例について、図面を参照し
て詳細に説明する。
て詳細に説明する。
第１図は本発明の一実施例を示すブロツク図で
ある。
ある。
１はメモリから読み出されたソースデータを格
納するソースデータレジスタで、８キヤラクタ分
のデータ幅を有している。１２はワード内キヤラ
クタ位置を示すワード内ポインタレジスタで、３
ビツトからなり０〜７のキヤラクタ位置を示す。
１３は加算器で、ワード内キヤラクタ位置を＋１
ずつカウントし加算結果とする機能を有してい
る。１１は加算器１３からの加算結果とワード内
キヤラクタ位置情報信号１００とを切り替えて選
択出力を出力する選択回路である。選択回路１１
で選択された選択出力はワード内ポインタレジス
タ１２へ入力される。
納するソースデータレジスタで、８キヤラクタ分
のデータ幅を有している。１２はワード内キヤラ
クタ位置を示すワード内ポインタレジスタで、３
ビツトからなり０〜７のキヤラクタ位置を示す。
１３は加算器で、ワード内キヤラクタ位置を＋１
ずつカウントし加算結果とする機能を有してい
る。１１は加算器１３からの加算結果とワード内
キヤラクタ位置情報信号１００とを切り替えて選
択出力を出力する選択回路である。選択回路１１
で選択された選択出力はワード内ポインタレジス
タ１２へ入力される。
キヤラクタ選択回路２はソースデータレジスタ
１に格納されているソースデータを遂次ワード内
ポインタレジスタ１２に格納されている選択出力
に基づいて被変換キヤラクタとして抽出する機能
を有しており、抽出されて被変換キヤラクタは被
変換キヤラクタレジスタ３へセツトされる。変換
テーブルレジスタ５は被変換キヤラクタを変換す
る変換テーブルを有するレジスタで、128ワード
８ビツトの容量のスクラツチパツドメモリで構成
される。
１に格納されているソースデータを遂次ワード内
ポインタレジスタ１２に格納されている選択出力
に基づいて被変換キヤラクタとして抽出する機能
を有しており、抽出されて被変換キヤラクタは被
変換キヤラクタレジスタ３へセツトされる。変換
テーブルレジスタ５は被変換キヤラクタを変換す
る変換テーブルを有するレジスタで、128ワード
８ビツトの容量のスクラツチパツドメモリで構成
される。
変換テーブルレジスタ５は被変換キヤラクタレ
ジスタ３に格納されている被変換キヤラクタの８
ビツトをアドレスとして、変換テーブルを索引し
変換キヤラクタが変換キヤラクタレジスタ６へセ
トされる。
ジスタ３に格納されている被変換キヤラクタの８
ビツトをアドレスとして、変換テーブルを索引し
変換キヤラクタが変換キヤラクタレジスタ６へセ
トされる。
変換テーブルレジスタ５に格納されるべき変換
テーブルの各エントリをロードするために新規に
設定されたソフト命令は、メモリから読出データ
を読み出し、この読出データは一時記憶する書込
データレジスタ４を経由して変換テーブルレジス
タ５へロードされる。変換キヤラクタレジスタ６
から出力される変換キヤラクタはテステイネーシ
ヨンフイールドに格納する命令の場合にはシフタ
９で挿入され演算結果レジスタ１０へセツトされ
る。
テーブルの各エントリをロードするために新規に
設定されたソフト命令は、メモリから読出データ
を読み出し、この読出データは一時記憶する書込
データレジスタ４を経由して変換テーブルレジス
タ５へロードされる。変換キヤラクタレジスタ６
から出力される変換キヤラクタはテステイネーシ
ヨンフイールドに格納する命令の場合にはシフタ
９で挿入され演算結果レジスタ１０へセツトされ
る。
また、変換キヤラクタは予め命令で規定される
被比較キヤラクタと比較する命令の場合には被比
較キヤラクタレジスタ７に格納された被比較キヤ
ラクタと変換キヤラクタレジスタ６に格納された
変換キヤラクタとは比較器８で比較され一致した
ときには一致検出信号１０２を出力してこれに基
づいて所定の動作が遂行される。
被比較キヤラクタと比較する命令の場合には被比
較キヤラクタレジスタ７に格納された被比較キヤ
ラクタと変換キヤラクタレジスタ６に格納された
変換キヤラクタとは比較器８で比較され一致した
ときには一致検出信号１０２を出力してこれに基
づいて所定の動作が遂行される。
キヤラクタ変換制御回路１４は前述のキヤラク
タ変換動作をマイクロプログラム制御で一括制御
する回路である。
タ変換動作をマイクロプログラム制御で一括制御
する回路である。
次に、第１図に示す実施例におけるキヤラクタ
変換動作を第２図に示すタイムチヤートを用いて
説明する。
変換動作を第２図に示すタイムチヤートを用いて
説明する。
タイミングｔ１ではすでにソースデータが設定
済とし、ワード内ポインタレジスタ１２はキヤラ
クタ位置“５”を示しているとすると、キヤラク
タ選択回路２ではソースデータレジスタ１に格納
されているソースデータのうちキヤラクタ位置
“５”の１キヤラクタを抽出し被変換キヤラクタ
レジスタ３へ被変換キヤラクタとしてセツトす
る。また、ワード内キヤラクタ位置は加算器１３
でカウント更新され“６”になる。
済とし、ワード内ポインタレジスタ１２はキヤラ
クタ位置“５”を示しているとすると、キヤラク
タ選択回路２ではソースデータレジスタ１に格納
されているソースデータのうちキヤラクタ位置
“５”の１キヤラクタを抽出し被変換キヤラクタ
レジスタ３へ被変換キヤラクタとしてセツトす
る。また、ワード内キヤラクタ位置は加算器１３
でカウント更新され“６”になる。
タイミングｔ２では被変換キヤラクタレジスタ
３から出力される被変換キヤラクタで変換テーブ
ルを索引し変換キヤラクタレジスタ６へ変換キヤ
ラクタがセツトされる。
３から出力される被変換キヤラクタで変換テーブ
ルを索引し変換キヤラクタレジスタ６へ変換キヤ
ラクタがセツトされる。
タイミングｔ３では変換キヤラクタレジスタ６
から出力される変換キヤラクタがシフタ９の右入
力へ入力され、シフタ９の左入力へ接続される演
算結果レジスタ１０からの演算結果とともに８ビ
ツト左シフトされデータ編集され新たな演算結果
として演算結果レジスタ１０へセツトされる。こ
のキヤラクタ変換動作は１キヤラクタずつ逐次的
に実行され、ソースデータ全部のキヤラクタ変換
が終了した場合、メモリへ読出リクエストを出し
次のワードを補充する。
から出力される変換キヤラクタがシフタ９の右入
力へ入力され、シフタ９の左入力へ接続される演
算結果レジスタ１０からの演算結果とともに８ビ
ツト左シフトされデータ編集され新たな演算結果
として演算結果レジスタ１０へセツトされる。こ
のキヤラクタ変換動作は１キヤラクタずつ逐次的
に実行され、ソースデータ全部のキヤラクタ変換
が終了した場合、メモリへ読出リクエストを出し
次のワードを補充する。
また、デステイネーシヨンフイールドの１ワー
ド分のキヤラクタ変換が終了した場合メモリへ書
込リクエストを出す制御を行なう。
ド分のキヤラクタ変換が終了した場合メモリへ書
込リクエストを出す制御を行なう。
以上説明したように本発明のキヤラクタ変換装
置は、変換テーブルをソフト命令用レジスタとし
て定義し、メモリから変換テーブルレジスタにロ
ードする新規命令を追加し、メモリ上のソースデ
ータをスクラツチパツドメモリ内の変換テーブル
に基づいて変換処理するように構成することによ
り、従来のキヤラクタ変換装置がメモリ内に変換
テーブルを置き、命令で変換テーブルの先頭アド
レスを指定し、ソースデータのキヤラクタ変換を
被変換キヤラクタをインデツクスとするテーブル
索引メモリリクエストをメモリへ発行し、ワード
内キヤラクタ位置情報により変換キヤラクタを抽
出制御していたことに比べ命令実行時間を大幅に
短縮し比較的簡単な制御で実行可能としマイクロ
命令のステツプ数も削減できる。
置は、変換テーブルをソフト命令用レジスタとし
て定義し、メモリから変換テーブルレジスタにロ
ードする新規命令を追加し、メモリ上のソースデ
ータをスクラツチパツドメモリ内の変換テーブル
に基づいて変換処理するように構成することによ
り、従来のキヤラクタ変換装置がメモリ内に変換
テーブルを置き、命令で変換テーブルの先頭アド
レスを指定し、ソースデータのキヤラクタ変換を
被変換キヤラクタをインデツクスとするテーブル
索引メモリリクエストをメモリへ発行し、ワード
内キヤラクタ位置情報により変換キヤラクタを抽
出制御していたことに比べ命令実行時間を大幅に
短縮し比較的簡単な制御で実行可能としマイクロ
命令のステツプ数も削減できる。
本発明のキヤラクタ変換装置は、変換テーブル
レジスタを追加することにより、被変換キヤラク
タを変換キヤラクタに変換するに際し、メモリに
記憶した変換テーブルを索引する代りに、変換テ
ーブルレジスタに格納した変換テーブルを索引で
きるため、メモリへのアクセスを変換時に実行し
なくてすむので命令実行時間の短縮ができるとい
う効果がある。
レジスタを追加することにより、被変換キヤラク
タを変換キヤラクタに変換するに際し、メモリに
記憶した変換テーブルを索引する代りに、変換テ
ーブルレジスタに格納した変換テーブルを索引で
きるため、メモリへのアクセスを変換時に実行し
なくてすむので命令実行時間の短縮ができるとい
う効果がある。
本発明のキヤラクタ変換装置は、変換テーブル
をソフトビジブルなレジスタとしてスクラツチパ
ツドメモリ内に設置し、ソースデータのキヤラク
タ変換をメモリリクエストを必要とせずに実施す
る構成とすることにより命令実行時間の短縮を計
りシステムを向上できるという効果がある。
をソフトビジブルなレジスタとしてスクラツチパ
ツドメモリ内に設置し、ソースデータのキヤラク
タ変換をメモリリクエストを必要とせずに実施す
る構成とすることにより命令実行時間の短縮を計
りシステムを向上できるという効果がある。
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図に示す実施例の動作を説明するた
めのタイムチヤートである。 １……ソースデータレジスタ、２……キヤラク
タ選択回路、３……被変換キヤラクタレジスタ、
４……書込データレジスタ、５……変換テーブル
レジスタ、６……変換キヤラクタレジスタ、７…
…被比較キヤラクタレジスタ、８……比較器、９
……シフタ、１０……演算結果レジスタ、１１…
…選択回路、１２……ワード内ポインタレジス
タ、１３……加算器、１４……キヤラクタ変換制
御回路、１００……ワード内キヤラクタ位置情報
信号、１０１……メモリ読出データ信号、１０２
……一致検出信号、１０３……メモリ書込データ
信号、t1〜t7……タイミング。
第２図は第１図に示す実施例の動作を説明するた
めのタイムチヤートである。 １……ソースデータレジスタ、２……キヤラク
タ選択回路、３……被変換キヤラクタレジスタ、
４……書込データレジスタ、５……変換テーブル
レジスタ、６……変換キヤラクタレジスタ、７…
…被比較キヤラクタレジスタ、８……比較器、９
……シフタ、１０……演算結果レジスタ、１１…
…選択回路、１２……ワード内ポインタレジス
タ、１３……加算器、１４……キヤラクタ変換制
御回路、１００……ワード内キヤラクタ位置情報
信号、１０１……メモリ読出データ信号、１０２
……一致検出信号、１０３……メモリ書込データ
信号、t1〜t7……タイミング。
Claims (1)
- １ メモリ上のソースデータを変換テーブルに従
つてテーブル索引をするキヤラクタ変換装置にお
いて、変換テーブルを格納する変換テーブルレジ
スタと、該変換テーブルレジスタへメモリから変
換テーブルをロードするソフト命令実行手段と、
メモリから読み出されるソースデータと該ソース
データのワード内位置情報とをそれぞれセツトす
るレジスタと、前記ワード内位置情報に基づいて
ソースデータの複変換キヤラクタを１キヤラクタ
ずつ遂次抽出するキヤラクタ選択回路と、該キヤ
ラクタ選択回路の出力である被変換キヤラクタで
前記変換テーブルレジスタと索引し読み出した変
換キヤラクタを格納する変換キヤラクタレジスタ
と、変換キヤラクタに基づいて命令により予め規
定されている所定動作を制御する回路とを有し、
前記変換テーブルレジスタ内の変換テーブルを索
引して変換するようにしたことを特徴とするキヤ
ラクタ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56126172A JPS5827239A (ja) | 1981-08-12 | 1981-08-12 | キヤラクタ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56126172A JPS5827239A (ja) | 1981-08-12 | 1981-08-12 | キヤラクタ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5827239A JPS5827239A (ja) | 1983-02-17 |
| JPS6126687B2 true JPS6126687B2 (ja) | 1986-06-21 |
Family
ID=14928455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56126172A Granted JPS5827239A (ja) | 1981-08-12 | 1981-08-12 | キヤラクタ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5827239A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617728A (ja) * | 1984-06-21 | 1986-01-14 | Fujitsu Ltd | コ−ド変換方法 |
-
1981
- 1981-08-12 JP JP56126172A patent/JPS5827239A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5827239A (ja) | 1983-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5043868A (en) | System for by-pass control in pipeline operation of computer | |
| US4446517A (en) | Microprogram memory with page addressing and address decode in memory | |
| JPS6376034A (ja) | 多重アドレス空間制御方式 | |
| US4096570A (en) | Subchannel memory access control system | |
| JPS6122817B2 (ja) | ||
| JPH03233630A (ja) | 情報処理装置 | |
| EP0180157B1 (en) | Information processing unit | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| US4641277A (en) | System for detecting access to storage | |
| JP3452771B2 (ja) | 命令制御システム及びその方法 | |
| KR910001708B1 (ko) | 중앙처리장치 | |
| JPS5827239A (ja) | キヤラクタ変換装置 | |
| JP3132566B2 (ja) | 命令先行制御装置 | |
| GB1159330A (en) | Improvements in and relating to Digital Computers | |
| JP2595992B2 (ja) | 電子楽器 | |
| JP2727947B2 (ja) | アドレストレース方式 | |
| JPS6331809B2 (ja) | ||
| JPH0363094B2 (ja) | ||
| JPS5812605B2 (ja) | デ−タ処理装置 | |
| JP2001100991A (ja) | ディジタル信号処理装置 | |
| JP3288170B2 (ja) | アドレス変換方法 | |
| JPH01169645A (ja) | メモリ装置 | |
| JPS607294B2 (ja) | マイクロプログラムロード方式 | |
| JPS60132254A (ja) | デ−タ処理装置 | |
| JPH01255933A (ja) | 掃出し制御方式 |