JPS61269337A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61269337A JPS61269337A JP60110454A JP11045485A JPS61269337A JP S61269337 A JPS61269337 A JP S61269337A JP 60110454 A JP60110454 A JP 60110454A JP 11045485 A JP11045485 A JP 11045485A JP S61269337 A JPS61269337 A JP S61269337A
- Authority
- JP
- Japan
- Prior art keywords
- base
- section
- cap
- glaze
- glazing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置、特に、基板の裏面にリードピンを
垂設して成るピングリットアレイパッケージの封止技術
の改良に関する。
垂設して成るピングリットアレイパッケージの封止技術
の改良に関する。
ビングリッドアレイパッケージ（以下ＰＧＡという〕に
おいて、いわゆるグレーズと称されるガラスコートを基
板（ベース）主面に施すことが行われている。このグレ
ーズの目的は、ベース表面を平坦化しようとすることに
ある。すなわち、ベース表面に凹凸などがあるときに、
ベース表面上にガラスをコートすることにより、ベース
表面をフラットな表面にしようとするもので、かかる平
坦化後に、当該グレーズ上にＡＬ蒸着配線を施すと、当
該配線の断線なども回避できる。
おいて、いわゆるグレーズと称されるガラスコートを基
板（ベース）主面に施すことが行われている。このグレ
ーズの目的は、ベース表面を平坦化しようとすることに
ある。すなわち、ベース表面に凹凸などがあるときに、
ベース表面上にガラスをコートすることにより、ベース
表面をフラットな表面にしようとするもので、かかる平
坦化後に、当該グレーズ上にＡＬ蒸着配線を施すと、当
該配線の断線なども回避できる。
このように、従来は、例えば四角形状のベースの主面上
にグレーズを施し、該グレーズ上に封止ガラスを用いて
キャップを取付けしていた。しかるに、かかる構造では
、グレーズと封止ガラスとの界面において応力集中を生
じ、キャップが剥離するという難点があった。この理由
は定かではないが、グレーズと封止ガラスとは同じ様に
ガラスに属するものであっても、前者はベースの平坦化
を目的とし、後者はキャップの封着を目的としたもので
あり、組成的にも物性的にも異るようにされることから
、互いに相性が悪くなるためと考えられる。
にグレーズを施し、該グレーズ上に封止ガラスを用いて
キャップを取付けしていた。しかるに、かかる構造では
、グレーズと封止ガラスとの界面において応力集中を生
じ、キャップが剥離するという難点があった。この理由
は定かではないが、グレーズと封止ガラスとは同じ様に
ガラスに属するものであっても、前者はベースの平坦化
を目的とし、後者はキャップの封着を目的としたもので
あり、組成的にも物性的にも異るようにされることから
、互いに相性が悪くなるためと考えられる。
尚グレーズを施した半導体装置については特開昭５８−
１７００３９号公報に記載があるが、該公報中にはかか
る問題点を意識した記述はない。
１７００３９号公報に記載があるが、該公報中にはかか
る問題点を意識した記述はない。
本発明は、ベースとキャップとの密着性を高め、キャッ
プが熱履歴や機械的衝撃により剥離せず、装置の信頼性
を向上させることのできる技術を提供することを目的と
する。
プが熱履歴や機械的衝撃により剥離せず、装置の信頼性
を向上させることのできる技術を提供することを目的と
する。
本発明の前記ならびＫそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかＫなるであ
ろう。
本明細書の記述および添付図面からあきらかＫなるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、本発明では、グレーズをベースの全面に施す
のではなく、ベースの周端部にグレーズを施していない
部分を設け、ベース周端部において、ベースとキャップ
とを、封止ガラスにより、グレーズ層を介さないで直接
接着するようにしたので、封止ガラスとグレーズとの界
面における応力集中を防止し、ベースとキャップとを良
好に密着させ、キャップのはがれを防止し、半導体装置
の信頼性を向上させることができた。
のではなく、ベースの周端部にグレーズを施していない
部分を設け、ベース周端部において、ベースとキャップ
とを、封止ガラスにより、グレーズ層を介さないで直接
接着するようにしたので、封止ガラスとグレーズとの界
面における応力集中を防止し、ベースとキャップとを良
好に密着させ、キャップのはがれを防止し、半導体装置
の信頼性を向上させることができた。
次に、本発明を、実施例を示す図面に基づいて説明する
。
。
第１図は本発明半導体装置の断面図、第２図は同平面図
、第３図は同底面図である。尚第１図は第２図Ｉ−Ｉ線
断面図である。
、第３図は同底面図である。尚第１図は第２図Ｉ−Ｉ線
断面図である。
第１図にて、１はベース、２は該ベース上に施されたグ
レーズ、３は該グレーズ上に形成された配線層、４は半
導体素子、５は金属細線、６は封止ガラス、７はキャッ
プ、８はリードピンである。
レーズ、３は該グレーズ上に形成された配線層、４は半
導体素子、５は金属細線、６は封止ガラス、７はキャッ
プ、８はリードピンである。
第１図に示すように、ベース１上に、グレーズ２を、全
面でなく、ベース１０周端部において当該グレーズ２を
設けない部分（以下ひきしろという）９を設けるように
する。
面でなく、ベース１０周端部において当該グレーズ２を
設けない部分（以下ひきしろという）９を設けるように
する。
ベース１は、例えばセラミック基板より構成され、例え
ば四角形状に構成されている。この四角形状のベース１
０周端部ひきしろ部分９を除いてコートするグレーズ２
としては、ベース１表面の主として平坦化を目的として
市販されているようなグレーズが使用され、例えば、日
電ガラス社製のＧＡ１３相当品がある。
ば四角形状に構成されている。この四角形状のベース１
０周端部ひきしろ部分９を除いてコートするグレーズ２
としては、ベース１表面の主として平坦化を目的として
市販されているようなグレーズが使用され、例えば、日
電ガラス社製のＧＡ１３相当品がある。
当該ひきしろ９０寸法Ｘ（第１図参照）としては、本発
明の目的に適合する限り特に制限はないが、例えば約２
鱈位が好ましい。
明の目的に適合する限り特に制限はないが、例えば約２
鱈位が好ましい。
このひきしろ９を設けるには、例えば、グレーズに際し
当該ひきしろ部分をマスクしておき、ガラスをコートす
ればよい。
当該ひきしろ部分をマスクしておき、ガラスをコートす
ればよい。
グレーズ２上に配線層３を形成するが、この配線層３は
、例えばｈｔなどの金属により構成され、例えば周知の
蒸着技術により形成される。
、例えばｈｔなどの金属により構成され、例えば周知の
蒸着技術により形成される。
該配線層３と半導体素子４とな電気的に接続する金属細
線５としては、例えばｈｔ線やＡｕ線が使用される。
線５としては、例えばｈｔ線やＡｕ線が使用される。
半導体素子（チップ）４は、例えばシリコン単結晶基板
から成り、周知の技術によってこのチップ内には多数の
回路素子が形成され、１つの回路機能が与えられている
。
から成り、周知の技術によってこのチップ内には多数の
回路素子が形成され、１つの回路機能が与えられている
。
回路素子の具体例は、例えばＭＯＳ）ランジスタから成
り、これらの回路素子によって、例えば論理回路の回路
機能が形成されている。
り、これらの回路素子によって、例えば論理回路の回路
機能が形成されている。
第１図ではその図示が省略されているが、グレーズ２上
のＡＡ配線３と、ベース１の裏面に第３図に示すように
複数垂設されたリードピン８とは周知のスルーホール技
術により導通なとり、半導体素子４内の内部配線を該リ
ードピン８により外部に引出する。リードピン８は例え
ば金属ピンより成る。
のＡＡ配線３と、ベース１の裏面に第３図に示すように
複数垂設されたリードピン８とは周知のスルーホール技
術により導通なとり、半導体素子４内の内部配線を該リ
ードピン８により外部に引出する。リードピン８は例え
ば金属ピンより成る。
第１図に示すように、ベース１上の周端部にはひきしろ
９がありグレーズ２が施されていないので、封止ガラス
６により、ベース１とキャップ７とが、グレーズ２を介
さないで、直接接着される。
９がありグレーズ２が施されていないので、封止ガラス
６により、ベース１とキャップ７とが、グレーズ２を介
さないで、直接接着される。
封止ガラス６は、従来からハーメチックシールタイプの
パッケージの気密封止に使用されているようなものを用
いることができ、例えば４００〜５００℃の作業温度を
もつ硼珪酸鉛系や硼珪酸亜鉛系の低融点ガラスが具体例
として挙げられる。
パッケージの気密封止に使用されているようなものを用
いることができ、例えば４００〜５００℃の作業温度を
もつ硼珪酸鉛系や硼珪酸亜鉛系の低融点ガラスが具体例
として挙げられる。
（１）本発明によれば、ペースの周端部にグレーズの施
されていない部分を設け、当該部分においては、グレー
ズと封止ガラスとが接する部分を設けないようにしたの
で、これら界面における応力集中を回避し、さらに、ペ
ースとキャップとがグレーズを介さずに、封止ガラスを
介して、直接密着しているので、両者の密着性を向上す
ることができた。すなわち、封止ガラスは従来からハー
メチックシールに広く使用され、セラミック基板やセラ
ミックキャップなどとの密着性が良いことが証されてお
り、また、本発明では上記のごとくグレーズと封止ガラ
スとが接する部分をペース周端部には設けないので、こ
れらグレーズと封止ガラスとの相性の悪さを回避するこ
とができた。
されていない部分を設け、当該部分においては、グレー
ズと封止ガラスとが接する部分を設けないようにしたの
で、これら界面における応力集中を回避し、さらに、ペ
ースとキャップとがグレーズを介さずに、封止ガラスを
介して、直接密着しているので、両者の密着性を向上す
ることができた。すなわち、封止ガラスは従来からハー
メチックシールに広く使用され、セラミック基板やセラ
ミックキャップなどとの密着性が良いことが証されてお
り、また、本発明では上記のごとくグレーズと封止ガラ
スとが接する部分をペース周端部には設けないので、こ
れらグレーズと封止ガラスとの相性の悪さを回避するこ
とができた。
（２）本発明の半導体装置は、上記から、熱履歴や機械
的衝撃にも十二分に耐えることができ、それによるキャ
ップのはがれが防止できた。したがっ℃、本発明による
半導体装置は信頼性の高いものである。
的衝撃にも十二分に耐えることができ、それによるキャ
ップのはがれが防止できた。したがっ℃、本発明による
半導体装置は信頼性の高いものである。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
以上の説明では、主として本発明をＰＧＡパッケージに
ついて適用した場合を説明したが、本発明はグレーズを
使用した半導体装置全般に適用できる。
ついて適用した場合を説明したが、本発明はグレーズを
使用した半導体装置全般に適用できる。
第１図は本発明の実施例を示す半導体装置の断面図、
第２図は当該装置の平面図、
第３図は当該装置の底面図である。
１・・・ペース、２・・・グレーズ、３・・・配線層、
４・・・半導体素子、５・・・金属配線、６・・・封止
ガラス、７・・・キャップ、８・・・リードピ／、９・
・・空間。 第 １ 図 第 ２ 図 第 ３ 図
４・・・半導体素子、５・・・金属配線、６・・・封止
ガラス、７・・・キャップ、８・・・リードピ／、９・
・・空間。 第 １ 図 第 ２ 図 第 ３ 図
Claims (1)
- 【特許請求の範囲】 １、基板上にグレーズを施し、封止ガラスによりキャッ
プを取付けして成る半導体装置において、基板の周端部
にグレーズを施していない部分を設け、当該基板上にキ
ャップを取付けして成ることを特徴とする半導体装置。 ２、半導体装置が、セラミック基板の裏面にリードピン
を垂設して成るピングリットアレイパッケージである、
特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60110454A JPS61269337A (ja) | 1985-05-24 | 1985-05-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60110454A JPS61269337A (ja) | 1985-05-24 | 1985-05-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61269337A true JPS61269337A (ja) | 1986-11-28 |
| JPH0461501B2 JPH0461501B2 (ja) | 1992-10-01 |
Family
ID=14536118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60110454A Granted JPS61269337A (ja) | 1985-05-24 | 1985-05-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61269337A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11367992B2 (en) * | 2016-02-10 | 2022-06-21 | Schott Ag | Housing for an electronic component, and laser module |
-
1985
- 1985-05-24 JP JP60110454A patent/JPS61269337A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11367992B2 (en) * | 2016-02-10 | 2022-06-21 | Schott Ag | Housing for an electronic component, and laser module |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0461501B2 (ja) | 1992-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5136364A (en) | Semiconductor die sealing | |
| US3591839A (en) | Micro-electronic circuit with novel hermetic sealing structure and method of manufacture | |
| JPH06501816A (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JPS61269337A (ja) | 半導体装置 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JP3211749B2 (ja) | 半導体装置のボンディングパッド及びその製造方法 | |
| JPS61194747A (ja) | 樹脂封止型半導体集積回路装置 | |
| JPS63177446A (ja) | Ｉｃカード等のための薄型構造の紫外線透過型半導体装置パッケージ | |
| JPS58166748A (ja) | 半導体装置 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPH0414833A (ja) | 半導体装置 | |
| JPS61152045A (ja) | ピギ−バツクパツケ−ジ | |
| JPS6329960A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS63293951A (ja) | 半導体素子電極構造 | |
| JPS61212043A (ja) | 半導体実装基板 | |
| JPS6118157A (ja) | 半導体装置 | |
| JPS6147651A (ja) | 半導体装置 | |
| JPH0723962Y2 (ja) | 半導体パッケージ | |
| JPS6342860B2 (ja) | ||
| JPH041737Y2 (ja) | ||
| JPS60200535A (ja) | 半導体装置 | |
| JPS59119862A (ja) | 半導体装置 | |
| JPH04171966A (ja) | 半導体装置の製造方法 | |
| JPS62173743A (ja) | 半導体装置用セラミツク基板 | |
| JPS6254455A (ja) | 電子デバイス用パツケ−ジ |