JPH0547842B2 - - Google Patents
Info
- Publication number
- JPH0547842B2 JPH0547842B2 JP57022827A JP2282782A JPH0547842B2 JP H0547842 B2 JPH0547842 B2 JP H0547842B2 JP 57022827 A JP57022827 A JP 57022827A JP 2282782 A JP2282782 A JP 2282782A JP H0547842 B2 JPH0547842 B2 JP H0547842B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- module
- memory
- rack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1177—Insertion mistake
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
Description
【発明の詳細な説明】
この発明は、各種自動化機器のシーケンス制御
をプログラマブルに実行するプログラマブルシー
ケンスコントローラ(以下PCと称する)に係り、
特にPCの入出力モジユールに入出力の種類を表
わす情報を出力できるよう構成して入出力モジユ
ールの挿入ミスを自己診断したり、シーケンスプ
ログラムの論理チエツクを行う機能を保持させた
プログラマブルシーケンスコントローラに関す
る。
をプログラマブルに実行するプログラマブルシー
ケンスコントローラ(以下PCと称する)に係り、
特にPCの入出力モジユールに入出力の種類を表
わす情報を出力できるよう構成して入出力モジユ
ールの挿入ミスを自己診断したり、シーケンスプ
ログラムの論理チエツクを行う機能を保持させた
プログラマブルシーケンスコントローラに関す
る。
従来のPCにおいては、これに使用する入力モ
ジユール、出力モジユール、タイマモジユール、
アナログ入力モジユール、アナログ出力モジユー
ル等の入出力モジユールにつき、入出力の種類を
表わす情報をPCのCPUに出力する構成となつて
いない。このため、例えば、PCの保守等に際し
入出力モジユールをモジユールラツクへ挿入する
作業は、作業者の視覚による識別判断に頼つてい
る。従つて、もし作業者が所定のモジユールラツ
クに対し入出力モジユールの挿入を誤まつた場
合、PCはこの挿入ミスを判断することができな
いため、PCの運転に際し大事故を起生する惧れ
がある。
ジユール、出力モジユール、タイマモジユール、
アナログ入力モジユール、アナログ出力モジユー
ル等の入出力モジユールにつき、入出力の種類を
表わす情報をPCのCPUに出力する構成となつて
いない。このため、例えば、PCの保守等に際し
入出力モジユールをモジユールラツクへ挿入する
作業は、作業者の視覚による識別判断に頼つてい
る。従つて、もし作業者が所定のモジユールラツ
クに対し入出力モジユールの挿入を誤まつた場
合、PCはこの挿入ミスを判断することができな
いため、PCの運転に際し大事故を起生する惧れ
がある。
そこで、本発明者は、前述した従来のPCにお
ける問題点を克服すべく種々検討を重ねた結果、
前述した入出力モジユールがPCに対しその入出
力の種類を表わす情報を出力できるようにし、入
出力モジユールを正しく挿入した時点でPCにラ
ツクの番号と種類に関するデータを記憶させ、次
回からの運転時にこの記憶データに基づいて入出
力モジユールをチエツクし、入出力モジユールの
挿入ミスを生じた場合直ちにPCの運転を停止す
ると共に挿入ミスを生じたモジユールの位置と種
類とを表示器に表示するよう構成すれば前記問題
点を解消し得ることを突き止めた。
ける問題点を克服すべく種々検討を重ねた結果、
前述した入出力モジユールがPCに対しその入出
力の種類を表わす情報を出力できるようにし、入
出力モジユールを正しく挿入した時点でPCにラ
ツクの番号と種類に関するデータを記憶させ、次
回からの運転時にこの記憶データに基づいて入出
力モジユールをチエツクし、入出力モジユールの
挿入ミスを生じた場合直ちにPCの運転を停止す
ると共に挿入ミスを生じたモジユールの位置と種
類とを表示器に表示するよう構成すれば前記問題
点を解消し得ることを突き止めた。
また、入出力モジユールがPCに対し入出力の
種類を表わす情報を出力できるよう構成すること
により、、入力モジユールへ出力命令がなされて
いる場合、出力モジユールに入力命令のみ使用さ
れている場合、入出力モジユールがない所の入出
力番地を使用している場合等のシーケンスプログ
ラムの論理チエツクが可能になり、プログラムの
作成が便利となることが判つた。
種類を表わす情報を出力できるよう構成すること
により、、入力モジユールへ出力命令がなされて
いる場合、出力モジユールに入力命令のみ使用さ
れている場合、入出力モジユールがない所の入出
力番地を使用している場合等のシーケンスプログ
ラムの論理チエツクが可能になり、プログラムの
作成が便利となることが判つた。
従つて、本発明の目的は、入出力モジユールを
所定のモジユールラツクに挿入し、シーケンスプ
ログラムを記憶したメモリから所要のシーケンス
プログラムを読み出して入出力要素の演算制御を
行うよう構成したプログラマブルシーケンスコン
トローラにおいて、モジユールラツクに挿入する
入出力モジユールに関するデータを記憶および表
示し得るよう構成して入出力モジユールの挿入ミ
スおよびシーケンスプログラムの論理チエツクを
行い、プログラマブルシーケンスコントローラの
安全運転を確保し得る入出力モジユールの挿入ミ
スを自己診断する機能を備えたプログラマブルシ
ーケンスコントローラを提供するにある。
所定のモジユールラツクに挿入し、シーケンスプ
ログラムを記憶したメモリから所要のシーケンス
プログラムを読み出して入出力要素の演算制御を
行うよう構成したプログラマブルシーケンスコン
トローラにおいて、モジユールラツクに挿入する
入出力モジユールに関するデータを記憶および表
示し得るよう構成して入出力モジユールの挿入ミ
スおよびシーケンスプログラムの論理チエツクを
行い、プログラマブルシーケンスコントローラの
安全運転を確保し得る入出力モジユールの挿入ミ
スを自己診断する機能を備えたプログラマブルシ
ーケンスコントローラを提供するにある。
前記目的を達成するため、本発明に係る入出力
モジユールの挿入ミスを自己診断する機能を備え
たプログラマブルシーケンスコントローラは、 入出力モジユールを所定のモジユールラツクに
挿入し、シーケンスプログラムを記憶したメモリ
から所要のシーケンスプログラムを読み出して入
出力要素の演算制御を行うように構成したプログ
ラマブルシーケンスコントローラにおいて、 シーケンスプログラムを記憶する第1のメモリ
と、 予め入出力モジユールを挿入した時点で各入出
力モジユールから出力される入出力の種類および
挿入すべきモジユールラツクの番号に関するデー
タを記憶する第2のメモリと、 前記第1のメモリに記憶されたシーケンスプロ
グラムの中に使用されている入出力命令の入出力
の種類と入出力アドレスに関するデータを記憶す
る第3のメモリと、 前記第2のメモリに記憶されたモジユールラツ
クの番号の入出力の種類に関するデータと、電源
投入時に読み取つたモジユールラツクに挿入され
た入出力の種類に関するデータとを対応させて比
較し、入出力モジユールの挿入ミスを自己診断す
る手段と、 前記第2のメモリと第3のメモリに記憶されて
いるデータとの比較を行つてシーケンスプログラ
ムの内容を自己診断する手段と、 前記第2のメモリメモリへのデータ記憶と前記
シーケンスプログラムの自己診断との指令入力を
行うと共に、前記挿入ミスおよびシーケンスプロ
グラムの自己診断の各診断結果を表示するマンマ
シンコミユニケーシヨンパネルと を備えることを特徴とする。
モジユールの挿入ミスを自己診断する機能を備え
たプログラマブルシーケンスコントローラは、 入出力モジユールを所定のモジユールラツクに
挿入し、シーケンスプログラムを記憶したメモリ
から所要のシーケンスプログラムを読み出して入
出力要素の演算制御を行うように構成したプログ
ラマブルシーケンスコントローラにおいて、 シーケンスプログラムを記憶する第1のメモリ
と、 予め入出力モジユールを挿入した時点で各入出
力モジユールから出力される入出力の種類および
挿入すべきモジユールラツクの番号に関するデー
タを記憶する第2のメモリと、 前記第1のメモリに記憶されたシーケンスプロ
グラムの中に使用されている入出力命令の入出力
の種類と入出力アドレスに関するデータを記憶す
る第3のメモリと、 前記第2のメモリに記憶されたモジユールラツ
クの番号の入出力の種類に関するデータと、電源
投入時に読み取つたモジユールラツクに挿入され
た入出力の種類に関するデータとを対応させて比
較し、入出力モジユールの挿入ミスを自己診断す
る手段と、 前記第2のメモリと第3のメモリに記憶されて
いるデータとの比較を行つてシーケンスプログラ
ムの内容を自己診断する手段と、 前記第2のメモリメモリへのデータ記憶と前記
シーケンスプログラムの自己診断との指令入力を
行うと共に、前記挿入ミスおよびシーケンスプロ
グラムの自己診断の各診断結果を表示するマンマ
シンコミユニケーシヨンパネルと を備えることを特徴とする。
次に、本発明に係る入出力モジユールの挿入ミ
スを自己診断する機能を備えたプログラマブルシ
ーケンスコントローラPCの実施例につき添付図
面を参照しながら以下詳細に説明する。
スを自己診断する機能を備えたプログラマブルシ
ーケンスコントローラPCの実施例につき添付図
面を参照しながら以下詳細に説明する。
第1図は、本発明プログラマブルシーケンスコ
ントローラPCのブロツク制御回路図を示す。す
なわち、第1図において、参照符号10はCPU
ユニツト、12は入出力モジユールの入出力の種
類および入出力モジユールを挿入するラツク番号
をそれぞれ記憶するメモリ(第2のメモリ)、1
4はシーケンスプログラムメモリ(第1のメモ
リ)、16はPCのコントロールプログラムメモリ
ユニツト、18はI/モジユールインタフエー
ス、そして20はマンマシンコミユニケーシヨン
パネルをそれぞれ示す。これらの各構成要素は、
それぞれコントロールバスBL1、アドレスバス
BL2およびデータバスBL3によつて相互に結合
されている。
ントローラPCのブロツク制御回路図を示す。す
なわち、第1図において、参照符号10はCPU
ユニツト、12は入出力モジユールの入出力の種
類および入出力モジユールを挿入するラツク番号
をそれぞれ記憶するメモリ(第2のメモリ)、1
4はシーケンスプログラムメモリ(第1のメモ
リ)、16はPCのコントロールプログラムメモリ
ユニツト、18はI/モジユールインタフエー
ス、そして20はマンマシンコミユニケーシヨン
パネルをそれぞれ示す。これらの各構成要素は、
それぞれコントロールバスBL1、アドレスバス
BL2およびデータバスBL3によつて相互に結合
されている。
なお、前記PCのコントロールプログラムメモ
リユニツト16内には、シーケンスプログラムの
I/O使用テーブル(第3のメモリ)が存在す
る。また、I/モジユールインタフエース18
からは、それぞれI/コントロールバスBLL
4、I/アドレスバスBL5およびI/デー
タバスBL6を介して入力モジユール22および
出力モジユール24が接続されるよう構成され
る。
リユニツト16内には、シーケンスプログラムの
I/O使用テーブル(第3のメモリ)が存在す
る。また、I/モジユールインタフエース18
からは、それぞれI/コントロールバスBLL
4、I/アドレスバスBL5およびI/デー
タバスBL6を介して入力モジユール22および
出力モジユール24が接続されるよう構成され
る。
次に、前記構成からなるPCの制御回路の動作
につき、フローチヤートを参照して以下説明す
る。
につき、フローチヤートを参照して以下説明す
る。
第2図は、入出力モジユールを前記第1図に示
す制御回路に挿入した場合に、モジユールの入出
力の種類の記憶およびシーケンスプログラムの論
理チエツクを行う場合の処理系統を示すものであ
る。まず、入出力モジユールを所定のラツクに正
しく挿入した時点で、マンマシンコミユニケーシ
ヨンパネル20によりモジユールの種類とラツク
番号を記憶する指令を行う。この時CPU10は、
I/モジユールインタフエース18を介して
I/ラツク番号の最下位のI/ラツクに対し
て入出力モジユールの種類をI/データバスに
出力するよう指示する。この指示に基づいて最下
位のI/Oラツクに挿入された入出力モジユール
は、I/Oデータバスに入出力の種類を表わすデ
ータを出力する。次いで、CPU10は、入出力
モジユールの種類に関するデータをI/モジユ
ールインタフエース18を介して読み込み、I/
Oラツク番号の最下位のI/ラツクにおける入
出力モジユールの種類を記憶するメモリ12に書
き込む。このようにして、CPU10は、I/O
ラツク番号をインクリメントして最大ラツク番号
まで繰り返し実行し、挿入されている各入出力モ
ジユールから出力される入出力の種類を表わすデ
ータを記憶メモリ12に記憶すると共にこの記憶
を行なつたというフラグを立て、前記指令を終了
する。
す制御回路に挿入した場合に、モジユールの入出
力の種類の記憶およびシーケンスプログラムの論
理チエツクを行う場合の処理系統を示すものであ
る。まず、入出力モジユールを所定のラツクに正
しく挿入した時点で、マンマシンコミユニケーシ
ヨンパネル20によりモジユールの種類とラツク
番号を記憶する指令を行う。この時CPU10は、
I/モジユールインタフエース18を介して
I/ラツク番号の最下位のI/ラツクに対し
て入出力モジユールの種類をI/データバスに
出力するよう指示する。この指示に基づいて最下
位のI/Oラツクに挿入された入出力モジユール
は、I/Oデータバスに入出力の種類を表わすデ
ータを出力する。次いで、CPU10は、入出力
モジユールの種類に関するデータをI/モジユ
ールインタフエース18を介して読み込み、I/
Oラツク番号の最下位のI/ラツクにおける入
出力モジユールの種類を記憶するメモリ12に書
き込む。このようにして、CPU10は、I/O
ラツク番号をインクリメントして最大ラツク番号
まで繰り返し実行し、挿入されている各入出力モ
ジユールから出力される入出力の種類を表わすデ
ータを記憶メモリ12に記憶すると共にこの記憶
を行なつたというフラグを立て、前記指令を終了
する。
従つて、前述したような指令を実行できるよう
制御回路を構成しておけば、電源投入時(再立上
げ)において、入出力モジユールが記憶されてい
るかどうかを前記フラグによつて判断し、記憶さ
れていない場合は出力モジユールをOFF状態に
し、また記憶されている場合はI/Oラツク番号
の最下位に挿入されている入出力モジユールから
入出力の種類を表わすデータを取り込みメモリ1
2に記憶されている内容と比較する。前記入出力
モジユールの入出力の種類を記憶した内容と比較
する操作は、第2図に示すBLOCK10で行われ
る。このBLOCK10の処理系統は第4図に示す
通りである。すなわち、第4図において、前記比
較内容が異つている時は、マンマシンコミユニケ
ーシヨンパネル20にアラームコードと共に入出
力モジユールのラツク番号と入出力の種類とを表
示し、全ての入出力モジユールをOFF状態とす
る。なお、前記アラーム表示は、マンマシンコミ
ユニケーシヨンパネル20においてSUB200
の処理系統で行われる。このSUB200の処理
系統は、後述する第10図に示す通りである。
制御回路を構成しておけば、電源投入時(再立上
げ)において、入出力モジユールが記憶されてい
るかどうかを前記フラグによつて判断し、記憶さ
れていない場合は出力モジユールをOFF状態に
し、また記憶されている場合はI/Oラツク番号
の最下位に挿入されている入出力モジユールから
入出力の種類を表わすデータを取り込みメモリ1
2に記憶されている内容と比較する。前記入出力
モジユールの入出力の種類を記憶した内容と比較
する操作は、第2図に示すBLOCK10で行われ
る。このBLOCK10の処理系統は第4図に示す
通りである。すなわち、第4図において、前記比
較内容が異つている時は、マンマシンコミユニケ
ーシヨンパネル20にアラームコードと共に入出
力モジユールのラツク番号と入出力の種類とを表
示し、全ての入出力モジユールをOFF状態とす
る。なお、前記アラーム表示は、マンマシンコミ
ユニケーシヨンパネル20においてSUB200
の処理系統で行われる。このSUB200の処理
系統は、後述する第10図に示す通りである。
なお、前記したように、電源投入時において、
入出力モジユールを記憶されているかどうかを判
断した際、記憶されていない場合には、再度マン
マシンコミユニケーシヨンパネル20によりモジ
ユールの種類とラツク番号を記憶する指令を行う
ことができる。この入出力モジユールの入出力の
種類を記憶する操作は、第2図に示すBLOCK3
0で行われる。このBLOCK30の処理系統は第
5図に示す通りである。
入出力モジユールを記憶されているかどうかを判
断した際、記憶されていない場合には、再度マン
マシンコミユニケーシヨンパネル20によりモジ
ユールの種類とラツク番号を記憶する指令を行う
ことができる。この入出力モジユールの入出力の
種類を記憶する操作は、第2図に示すBLOCK3
0で行われる。このBLOCK30の処理系統は第
5図に示す通りである。
また、シーケンスプログラムメモリ14へシー
ケンスプログラムが書き込まれ、入出力モジユー
ルの入出力の種類およびラツク番号を記憶するメ
モリ12に入出力モジユールの入出力の種類およ
びラツク番号を記憶した時点で、マンマシンコミ
ユニケーシヨンパネル20からプログラムチエツ
ク指令を出すと、CPU10はPCのコントロール
プログラムメモリユニツト16におけるコントロ
ールプログラムによつてシーケンスプログラムメ
モリ14のシーケンスプログラムを読み出し、こ
れを命令コードと入出力アドレスとに解析して次
のような論理チエツクを行う(第2図参照)。
ケンスプログラムが書き込まれ、入出力モジユー
ルの入出力の種類およびラツク番号を記憶するメ
モリ12に入出力モジユールの入出力の種類およ
びラツク番号を記憶した時点で、マンマシンコミ
ユニケーシヨンパネル20からプログラムチエツ
ク指令を出すと、CPU10はPCのコントロール
プログラムメモリユニツト16におけるコントロ
ールプログラムによつてシーケンスプログラムメ
モリ14のシーケンスプログラムを読み出し、こ
れを命令コードと入出力アドレスとに解析して次
のような論理チエツクを行う(第2図参照)。
すなわち、シーケンスプログラムの論理チエツ
クは、コントロールプログラムメモリユニツト1
6においてSUB100の処理系統で行われる。
このSUB100の処理系統は、第6図に示す通
りである。第6図に示す処理系統においては、ま
ずコントロールプログラムメモリユニツト内にあ
る入出力モジユールの0〜最大ラツク番号に対応
するシーケンスプログラムの使用テーブル(第3
のメモリ)をクリアする。この使用テーブルは、
入力命令が有つたことを記憶する入力フラグのエ
リアと、出力命令が育つたことを記憶する出力フ
ラグのエリアを、それぞれ最大入出力アドレスの
数だけもつている。すなわち、第3のメモリは各
入出力アドレスに1対1に対応する入力フラグエ
リアと出力フラグエリアを持ち、各アドレスに入
力(又は出力)命令があつたときにはそのアドレ
スと対応する入力(又は出力)命令フラグエリア
にフラグがセツトされるように構成されている。
また、各ラツクは挿入されるモジユールの端子数
に対応する数の入出力アドレスを持ち、各ラツク
にはラツク番号0から最大ラツク番号まで順次入
出力アドレス0から総端子数に相当するアドレス
番号まで割り当てられている。例えば、ラツク番
号0およびラツク番号1に端子数16のモジユー
ルがそれぞれ挿入される場合、ラツク番号0には
入出力アドレス0から15が、ラツク番号1には入
出力アドレス16から31が割り当てられる。次
にシーケンスプログラムメモリ(第1のメモリ)
14の先頭アドレスをAレジスタにセツトする。
このAレジスタにセツトされたアドレスに対応す
るシーケンスプログラムメモリ14の命令を読み
出し、命令コードの解析を行なう。この時前述し
たように命令コードが入力命令または出力命令の
時は、命令コードの入出力アドレスに対応する使
用テーブル(第3のメモリ)の入出力アドレスの
入出力フラグエリアにフラグをセツトする。すな
わち入力命令の時は入力フラグを、出力命令の時
は出力フラグをセツトする。もし、命令コードが
入力命令または出力命令以外の時はなにもしな
い。この命令コードの解析をAレジスタをインク
リメントしてシーケンスプログラムの終りまで行
ない、使用テーブルを完成させる。次にこの使用
テーブル(第3のメモリ)と入出力の種類を記憶
したメモリ12(第2のメモリ)と比較チエツク
を行なう。このメモリ12は、予め入出力モジユ
ールを所定のラツクに正しく挿入した時点で、各
入出力モジユールから出力される入出力の種類
(各ラツク番号に対応する入出力モジユールが入
力モジユールであるか、出力モジユールである
か、或いは何も挿入されないかを示す)および挿
入すべきラツク番号に関するデータを記憶してい
るメモリである。まず、最下位のラツク番号をA
レジスタにセツトする。次に、このAレジスタに
セツトされたラツク番号に対応する入出力の種類
をメモリ12から取り出し、この入出力の種類に
よつて入力モジユールの場合と出力モジユールの
場合と入出力モジユールがない場合との3つに別
けて、Aレジスタにセツトされたラツク番号に対
応する使用テーブル(第3のメモリ)の入出力ア
ドレス全部と論理チエツクを行なう。この論理チ
エツクを、Aレジスタをインクリメントして最上
位のラツク番号まで行なう。この入出力の種類の
論理チエツクは、それぞれBLOCK1〜3の処理
系統で行われる。このBLOCK1〜3の処理系統
は、第7図乃至第9図に示す通りである。これら
のBLOCK1〜3によるチエツクの具体例は次の
通りである。
クは、コントロールプログラムメモリユニツト1
6においてSUB100の処理系統で行われる。
このSUB100の処理系統は、第6図に示す通
りである。第6図に示す処理系統においては、ま
ずコントロールプログラムメモリユニツト内にあ
る入出力モジユールの0〜最大ラツク番号に対応
するシーケンスプログラムの使用テーブル(第3
のメモリ)をクリアする。この使用テーブルは、
入力命令が有つたことを記憶する入力フラグのエ
リアと、出力命令が育つたことを記憶する出力フ
ラグのエリアを、それぞれ最大入出力アドレスの
数だけもつている。すなわち、第3のメモリは各
入出力アドレスに1対1に対応する入力フラグエ
リアと出力フラグエリアを持ち、各アドレスに入
力(又は出力)命令があつたときにはそのアドレ
スと対応する入力(又は出力)命令フラグエリア
にフラグがセツトされるように構成されている。
また、各ラツクは挿入されるモジユールの端子数
に対応する数の入出力アドレスを持ち、各ラツク
にはラツク番号0から最大ラツク番号まで順次入
出力アドレス0から総端子数に相当するアドレス
番号まで割り当てられている。例えば、ラツク番
号0およびラツク番号1に端子数16のモジユー
ルがそれぞれ挿入される場合、ラツク番号0には
入出力アドレス0から15が、ラツク番号1には入
出力アドレス16から31が割り当てられる。次
にシーケンスプログラムメモリ(第1のメモリ)
14の先頭アドレスをAレジスタにセツトする。
このAレジスタにセツトされたアドレスに対応す
るシーケンスプログラムメモリ14の命令を読み
出し、命令コードの解析を行なう。この時前述し
たように命令コードが入力命令または出力命令の
時は、命令コードの入出力アドレスに対応する使
用テーブル(第3のメモリ)の入出力アドレスの
入出力フラグエリアにフラグをセツトする。すな
わち入力命令の時は入力フラグを、出力命令の時
は出力フラグをセツトする。もし、命令コードが
入力命令または出力命令以外の時はなにもしな
い。この命令コードの解析をAレジスタをインク
リメントしてシーケンスプログラムの終りまで行
ない、使用テーブルを完成させる。次にこの使用
テーブル(第3のメモリ)と入出力の種類を記憶
したメモリ12(第2のメモリ)と比較チエツク
を行なう。このメモリ12は、予め入出力モジユ
ールを所定のラツクに正しく挿入した時点で、各
入出力モジユールから出力される入出力の種類
(各ラツク番号に対応する入出力モジユールが入
力モジユールであるか、出力モジユールである
か、或いは何も挿入されないかを示す)および挿
入すべきラツク番号に関するデータを記憶してい
るメモリである。まず、最下位のラツク番号をA
レジスタにセツトする。次に、このAレジスタに
セツトされたラツク番号に対応する入出力の種類
をメモリ12から取り出し、この入出力の種類に
よつて入力モジユールの場合と出力モジユールの
場合と入出力モジユールがない場合との3つに別
けて、Aレジスタにセツトされたラツク番号に対
応する使用テーブル(第3のメモリ)の入出力ア
ドレス全部と論理チエツクを行なう。この論理チ
エツクを、Aレジスタをインクリメントして最上
位のラツク番号まで行なう。この入出力の種類の
論理チエツクは、それぞれBLOCK1〜3の処理
系統で行われる。このBLOCK1〜3の処理系統
は、第7図乃至第9図に示す通りである。これら
のBLOCK1〜3によるチエツクの具体例は次の
通りである。
入力モジユールへ出力命令が行われている
(BLOCK2) 出力モジユールであるが入力命令しかない
(BLOCK3) 入出力モジユールがない所の入出力アドレス
を使用している命令語がある(BLOCK1) 同一出力モジユールで2個以上の出力命令が
ある(BLOCK1) 従つて、前記〜に該当する場合は、マンマ
シンコミユニケーシヨンパネル20においてアラ
ーム表示が行われる。このアラーム表示に際して
は、アラームコードと共に入出力モジユールのラ
ツク番号と入出力の種類(命令コード)とを表示
する。そして、このアラーム表示は、第10図に
示すSUB200の処理系統で行われる。
(BLOCK2) 出力モジユールであるが入力命令しかない
(BLOCK3) 入出力モジユールがない所の入出力アドレス
を使用している命令語がある(BLOCK1) 同一出力モジユールで2個以上の出力命令が
ある(BLOCK1) 従つて、前記〜に該当する場合は、マンマ
シンコミユニケーシヨンパネル20においてアラ
ーム表示が行われる。このアラーム表示に際して
は、アラームコードと共に入出力モジユールのラ
ツク番号と入出力の種類(命令コード)とを表示
する。そして、このアラーム表示は、第10図に
示すSUB200の処理系統で行われる。
前述したように、入出力モジユールに対しシー
ケンスプログラムの論理チエツクを行つた結果、
アラーム表示がなされた場合は入出力モジユール
をOFF状態とし、アラーム表示がなされない場
合はシーケンスプログラムを実行する(第3図参
照)。従つて、アラーム表示がなされた入出力モ
ジユールについては、モジユールラツクに対する
挿入ミスであるから、再度所定のモジユールラツ
クへ再挿入することにより、PCの安全な運転を
確保することができる。
ケンスプログラムの論理チエツクを行つた結果、
アラーム表示がなされた場合は入出力モジユール
をOFF状態とし、アラーム表示がなされない場
合はシーケンスプログラムを実行する(第3図参
照)。従つて、アラーム表示がなされた入出力モ
ジユールについては、モジユールラツクに対する
挿入ミスであるから、再度所定のモジユールラツ
クへ再挿入することにより、PCの安全な運転を
確保することができる。
以上、本発明の好適な実施例について説明した
が、前記実施例に限定されることなく、本発明の
精神を逸脱しない範囲内において種々の設計変更
をなし得ることは勿論である。
が、前記実施例に限定されることなく、本発明の
精神を逸脱しない範囲内において種々の設計変更
をなし得ることは勿論である。
第1図は本発明PCの一実施例を示す制御回路
図、第2図乃至第10図は本発明PCの制御動作
を示すフローチヤート図であり、第2図は基本的
な制御動作を示すフローチヤート図、第3図は第
2図に示すフローチヤートに付随するフローチヤ
ート図、第4図は第2図に示すBLOCK10の詳
細を示すフローチヤート図、第5図は第2図に示
すBLOCK30の詳細を示すフローチヤート図、
第6図は第2図に示すBUB100の詳細を示す
フローチヤート図、第7図は第6図に示す
BLOCK1の詳細を示すフローチヤート図、第8
図は第6図に示すBLOCK2の詳細を示すフロー
チヤート図、第9図は第6図に示すBLOCK3の
詳細を示すフローチヤート図、第10図は第4図
および第7図乃至第9図に示すSUB200の詳
細を示すフローチヤート図である。 10……CPUユニツト、12……入出力の種
類およびラツク番号の記憶メモリ、14……シー
ケンスプログラムメモリ、16……コントロール
プログラムメモリユニツト、18……I/モジ
ユールインタフエース、20……マンマシンコミ
ユニケーシヨンパネル、22……入力モジユー
ル、24……出力モジユール、BL1……コント
ロールバス、BL2……アドレスバス、BL3……
データバス、BL4……I/コントロールバス、
BL5……I/アドレスバス、BL6……I/
データバス。
図、第2図乃至第10図は本発明PCの制御動作
を示すフローチヤート図であり、第2図は基本的
な制御動作を示すフローチヤート図、第3図は第
2図に示すフローチヤートに付随するフローチヤ
ート図、第4図は第2図に示すBLOCK10の詳
細を示すフローチヤート図、第5図は第2図に示
すBLOCK30の詳細を示すフローチヤート図、
第6図は第2図に示すBUB100の詳細を示す
フローチヤート図、第7図は第6図に示す
BLOCK1の詳細を示すフローチヤート図、第8
図は第6図に示すBLOCK2の詳細を示すフロー
チヤート図、第9図は第6図に示すBLOCK3の
詳細を示すフローチヤート図、第10図は第4図
および第7図乃至第9図に示すSUB200の詳
細を示すフローチヤート図である。 10……CPUユニツト、12……入出力の種
類およびラツク番号の記憶メモリ、14……シー
ケンスプログラムメモリ、16……コントロール
プログラムメモリユニツト、18……I/モジ
ユールインタフエース、20……マンマシンコミ
ユニケーシヨンパネル、22……入力モジユー
ル、24……出力モジユール、BL1……コント
ロールバス、BL2……アドレスバス、BL3……
データバス、BL4……I/コントロールバス、
BL5……I/アドレスバス、BL6……I/
データバス。
Claims (1)
- 【特許請求の範囲】 1 入出力モジユールを所定のモジユールラツク
に挿入し、シーケンスプログラムを記憶したメモ
リから所要のシーケンスプログラムを読み出して
入出力要素の演算制御を行うように構成したプロ
グラマブルシーケンスコントローラにおいて、 シーケンスプログラムを記憶する第1のメモリ
と、 予め入出力モジユールを挿入した時点で各入出
力モジユールから出力される入出力の種類および
挿入すべきモジユールラツクの番号に関するデー
タを記憶する第2のメモリと、 前記第1のメモリに記憶されたシーケンスプロ
グラムの中に使用されている入出力命令の入出力
の種類と入出力アドレスに関するデータを記憶す
る第3のメモリと、 前記第2のメモリに記憶されたモジユールラツ
クの番号の入出力の種類に関するデータと、電源
投入時に読み取つたモジユールラツクに挿入され
た入出力の種類に関するデータとを対応させて比
較し、入出力モジユールの挿入ミスを自己診断す
る手段と、 前記第2のメモリと第3のメモリに記憶されて
いるデータとの比較を行つてシーケンスプログラ
ムの内容を自己診断する手段と、 前記第2のメモリメモリへのデータ記憶と前記
シーケンスプログラムの自己診断との指令入力を
行うと共に、前記挿入ミスおよびシーケンスプロ
グラムの自己診断の各診断結果を表示するマンマ
シンコミユニケーシヨンパネルと を備えることを特徴とする入出力モジユールの挿
入ミスを自己診断する機能を備えたプログラマブ
ルシーケンスコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57022827A JPS58140815A (ja) | 1982-02-17 | 1982-02-17 | 入出力モジユ−ルの插入ミスを自己診断する機能を備えたプログラマブルシ−ケンスコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57022827A JPS58140815A (ja) | 1982-02-17 | 1982-02-17 | 入出力モジユ−ルの插入ミスを自己診断する機能を備えたプログラマブルシ−ケンスコントロ−ラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58140815A JPS58140815A (ja) | 1983-08-20 |
| JPH0547842B2 true JPH0547842B2 (ja) | 1993-07-19 |
Family
ID=12093521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57022827A Granted JPS58140815A (ja) | 1982-02-17 | 1982-02-17 | 入出力モジユ−ルの插入ミスを自己診断する機能を備えたプログラマブルシ−ケンスコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58140815A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6160103A (ja) * | 1984-08-31 | 1986-03-27 | Omron Tateisi Electronics Co | プログラマブルコントロ−ラ |
| JPS62100815A (ja) * | 1985-10-28 | 1987-05-11 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55118135A (en) * | 1979-03-05 | 1980-09-10 | Fuji Electric Co Ltd | Connection checking system for remote input/output part |
-
1982
- 1982-02-17 JP JP57022827A patent/JPS58140815A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58140815A (ja) | 1983-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5045940B2 (ja) | Plcのシミュレーション装置 | |
| JPH0547842B2 (ja) | ||
| JP2978260B2 (ja) | プログラマブルコントローラのプログラミング方法及びその装置 | |
| CN112182586B (zh) | 一种mcu读写保护的测试方法、装置及系统 | |
| JP6015768B2 (ja) | プログラマブルコントローラ | |
| CN100455031C (zh) | 一种对存储器数据进行随机处理的装置和方法 | |
| JPH0611038U (ja) | データ処理装置 | |
| JP2008109789A (ja) | 制御装置およびそのパラメータの処理方法 | |
| JPS59180899A (ja) | P−rom誤插入判定方法 | |
| JPS59214907A (ja) | プログラマブル・コントロ−ラ | |
| JP2001056704A (ja) | プログラム式表示装置 | |
| JPH01155452A (ja) | データ処理システムの接続確認方式 | |
| EP0482527A2 (en) | A normal to spare switching control system | |
| JPH07271676A (ja) | メモリチップ挿入位置チェック装置 | |
| JPH03108034A (ja) | 演算制御装置 | |
| JPH0444766B2 (ja) | ||
| JP2000222243A (ja) | デバッグ装置及びデバッグ方法 | |
| JP3044665B2 (ja) | 制御装置 | |
| JPS63201736A (ja) | プログラマブルコントロ−ラのプログラミング装置 | |
| JPH0736536A (ja) | プログラマブルコントローラ | |
| JPH0321922B2 (ja) | ||
| JPS6238746B2 (ja) | ||
| JPS6039202A (ja) | プログラマブルコントロ−ラ | |
| JPS6227421B2 (ja) | ||
| JPH04296903A (ja) | プログラマブルコントローラの周辺装置 |