JPS61276196A - 磁気バブルメモリ駆動回路 - Google Patents
磁気バブルメモリ駆動回路Info
- Publication number
- JPS61276196A JPS61276196A JP60117025A JP11702585A JPS61276196A JP S61276196 A JPS61276196 A JP S61276196A JP 60117025 A JP60117025 A JP 60117025A JP 11702585 A JP11702585 A JP 11702585A JP S61276196 A JPS61276196 A JP S61276196A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- magnetic bubble
- magnetic
- drive circuit
- bubble memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
回転磁界発生用コイル（以下コイルと称する）を駆動す
る従来の回転磁界発生回路（以下コイル駆動回路と称す
る）は、待機時においても駆動電圧の略１／２の電圧が
コイルに印加されるように構成されており、バブルチッ
プ上に形成された磁性体からなる微小パターンに電解腐
食を発生させる場合がある。そこでコイルの両端と接地
線の間に抵抗器を接続して待機時における印加電圧を低
下せしめ、コイルに印加された電圧に起因する電解腐食
の低減を図ったものである。
る従来の回転磁界発生回路（以下コイル駆動回路と称す
る）は、待機時においても駆動電圧の略１／２の電圧が
コイルに印加されるように構成されており、バブルチッ
プ上に形成された磁性体からなる微小パターンに電解腐
食を発生させる場合がある。そこでコイルの両端と接地
線の間に抵抗器を接続して待機時における印加電圧を低
下せしめ、コイルに印加された電圧に起因する電解腐食
の低減を図ったものである。
本発明は磁気バブルデバイスを駆動する磁気バブルメモ
リ駆動回路に係り、特にコイルを駆動するコイル駆動回
路の構成に関する。
リ駆動回路に係り、特にコイルを駆動するコイル駆動回
路の構成に関する。
磁気バブルメモリは不揮発性、高記憶密度、低消費電力
、小形軽量等、他のメモリでは得られない数多くの特徴
を持ち、更に機械的要素を全（含まない固体素子である
ことから非常に高い信頼性を有し、各種電子機器用のメ
モリとして重要視されている。
、小形軽量等、他のメモリでは得られない数多くの特徴
を持ち、更に機械的要素を全（含まない固体素子である
ことから非常に高い信頼性を有し、各種電子機器用のメ
モリとして重要視されている。
かかる磁気バブルメモリは磁気バブルデバイスと、それ
を駆動するための各種駆動回路からなり、磁気バブルデ
バイスは第２図の構成図に示す如く、バブルチップ１、
Ｘ方向のコイル２Ｘ、 Ｙ方向のコイル２Ｙ、バイアス
磁界発生用マグネット３、およびシールドケース４から
構成されている。
を駆動するための各種駆動回路からなり、磁気バブルデ
バイスは第２図の構成図に示す如く、バブルチップ１、
Ｘ方向のコイル２Ｘ、 Ｙ方向のコイル２Ｙ、バイアス
磁界発生用マグネット３、およびシールドケース４から
構成されている。
コイル２ｘ、２Ｙに位相を９０度ずらして鋸歯状の電流
を流すことによって回転磁界が発生し、磁気バブルはバ
ブルチップ１に形成された磁気バブルの転送ルートに沿
って転送される。しかし磁気バブルの転送ルートは磁性
体からなる微少パターンの集合体であり、極く僅かであ
っても欠陥が発生すると磁気バブルの転送が不可能にな
る場合がある。
を流すことによって回転磁界が発生し、磁気バブルはバ
ブルチップ１に形成された磁気バブルの転送ルートに沿
って転送される。しかし磁気バブルの転送ルートは磁性
体からなる微少パターンの集合体であり、極く僅かであ
っても欠陥が発生すると磁気バブルの転送が不可能にな
る場合がある。
そこで磁気バブルデバイスの構成に際してかかる欠陥の
無いバブルチップを選択し用いると共に、それ以降も腐
食等によってかかる欠陥が発生しないように留意する必
要がある。
無いバブルチップを選択し用いると共に、それ以降も腐
食等によってかかる欠陥が発生しないように留意する必
要がある。
第５図は従来の磁気バブルメモリ駆動回路を示す図で、
第５図＋８）はコイル駆動回路を示すブロック図、第５
図（ｂｌは出力部を示す回路図、第５図（ｅ）はタイミ
ングチャートである。
第５図＋８）はコイル駆動回路を示すブロック図、第５
図（ｂｌは出力部を示す回路図、第５図（ｅ）はタイミ
ングチャートである。
コイル駆動回路は第５図（ａ）に示す如く発振器５、タ
イミング発生部６、制御部７、および出力部８から構成
されており、出力部８はスイッチング素子Ｓ１、Ｓ２、
Ｓ３、Ｓ４を具えている。なお図示の制御部７および出
力部８はＸ方向のコイル２Ｘ、 Ｙ方向のコイル２Ｙの
いずれか一方のコイルを駆動するための回路であり、図
示していないがコイル駆動回路には他の一方のコイルを
駆動するための制御部および出力部が併設されている。
イミング発生部６、制御部７、および出力部８から構成
されており、出力部８はスイッチング素子Ｓ１、Ｓ２、
Ｓ３、Ｓ４を具えている。なお図示の制御部７および出
力部８はＸ方向のコイル２Ｘ、 Ｙ方向のコイル２Ｙの
いずれか一方のコイルを駆動するための回路であり、図
示していないがコイル駆動回路には他の一方のコイルを
駆動するための制御部および出力部が併設されている。
発振器５は基準となるパルス信号を発生してタイミング
発生部６に入力しており、タイミング発生部６はスイッ
チング素子Ｓｌ、 Ｓ２、Ｓ３、Ｓ４を開閉する信号Ｔ
ＩおよびＴ２を制御部７に入力する。
発生部６に入力しており、タイミング発生部６はスイッ
チング素子Ｓｌ、 Ｓ２、Ｓ３、Ｓ４を開閉する信号Ｔ
ＩおよびＴ２を制御部７に入力する。
第５図（ｂｌの回路図に示す如くコイルしは４個のスイ
ッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４からなる出力部８
の出力端子９１に接続されており、例えば信号ＴＩの立
ち上がり、立ち下がりでスイッチング素子ｓｌ、Ｓ２の
開閉を、また信号Ｔ２の立ち上がり、立ち下がりでスイ
ッチング素子Ｓ３、ｓ４の開閉を行っている。
ッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４からなる出力部８
の出力端子９１に接続されており、例えば信号ＴＩの立
ち上がり、立ち下がりでスイッチング素子ｓｌ、Ｓ２の
開閉を、また信号Ｔ２の立ち上がり、立ち下がりでスイ
ッチング素子Ｓ３、ｓ４の開閉を行っている。
第５図（Ｃ）■に示す信号ＴＩによって、スイッチング
素子Ｓ１、Ｓ２を閉じるとコイルしに駆動電圧Ｖｃｃが
印加され、スイッチング素子ｓ１、ｓ２を開くと駆動電
圧ＶＣＣは遮断される。第５図（Ｃ）■に示す電流ＩＬ
の前半はこの開閉によってコイルＬに流れる電流で、時
間の経過と共に徐々に増大し時間の経過と共に徐々に減
衰する鋸歯状の電流である。
素子Ｓ１、Ｓ２を閉じるとコイルしに駆動電圧Ｖｃｃが
印加され、スイッチング素子ｓ１、ｓ２を開くと駆動電
圧ＶＣＣは遮断される。第５図（Ｃ）■に示す電流ＩＬ
の前半はこの開閉によってコイルＬに流れる電流で、時
間の経過と共に徐々に増大し時間の経過と共に徐々に減
衰する鋸歯状の電流である。
また第５図（ｅ）■に示す信号Ｔ２によってスイッチン
グ素子Ｓ３、Ｓ４を閉じるとコイルＬに駆動電圧Ｖｃｃ
が印加され、スイッチング素子Ｓ３、Ｓ４を開くと駆動
電圧Ｖｃｃは遮断される。第５図（ｅ）■に示す電流Ｉ
Ｌの後半はこの開閉によってコイルしに流れる電流で前
半とは異なり逆方向に流れる電流である。
グ素子Ｓ３、Ｓ４を閉じるとコイルＬに駆動電圧Ｖｃｃ
が印加され、スイッチング素子Ｓ３、Ｓ４を開くと駆動
電圧Ｖｃｃは遮断される。第５図（ｅ）■に示す電流Ｉ
Ｌの後半はこの開閉によってコイルしに流れる電流で前
半とは異なり逆方向に流れる電流である。
Ｘ方向のコイル、Ｙ方向のコイルのそれぞれに位相を９
０度ずらした上記の電流を繰り返し流すことによって、
磁界は３６０度回転し磁気バブルを自由に移動させるこ
とができる。
０度ずらした上記の電流を繰り返し流すことによって、
磁界は３６０度回転し磁気バブルを自由に移動させるこ
とができる。
しかし第５図中）の回路図においてスイッチング素子Ｓ
１、Ｓ２、Ｓ３、Ｓ４として半導体集積回路が用いられ
ており、スイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４を開
放状態にしてもそれぞれのスイッチング素子に僅かでは
あるが電流が流れる。即ちコイルＬと４個の高抵抗とを
Ｈ形に接続してなる回路と等価である。したがってスイ
ッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４を開放状態にして
も、即ち待機状態であってもコイルしには常に駆動電圧
Ｖｃｃの略１／２の電圧が印加されており、磁気バブル
の転送ルートを形成する微少パターンに微小電流が流れ
て電解腐食が発生し、その転送ルートが使用不能になる
とい −う問題があった。
１、Ｓ２、Ｓ３、Ｓ４として半導体集積回路が用いられ
ており、スイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４を開
放状態にしてもそれぞれのスイッチング素子に僅かでは
あるが電流が流れる。即ちコイルＬと４個の高抵抗とを
Ｈ形に接続してなる回路と等価である。したがってスイ
ッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４を開放状態にして
も、即ち待機状態であってもコイルしには常に駆動電圧
Ｖｃｃの略１／２の電圧が印加されており、磁気バブル
の転送ルートを形成する微少パターンに微小電流が流れ
て電解腐食が発生し、その転送ルートが使用不能になる
とい −う問題があった。
第１図は本発明の一実施例を示す回路図であり従来と相
違している出力部のみを図示している。
違している出力部のみを図示している。
上記問題点は第１図に示すコイルＬを駆動するコイル駆
動回路の出力端子９１と接地線ＧＮＤとの間に、抵抗器
９２および９３を接続してなる本発明の磁気バブルメモ
リ駆動回路によって解決される。
動回路の出力端子９１と接地線ＧＮＤとの間に、抵抗器
９２および９３を接続してなる本発明の磁気バブルメモ
リ駆動回路によって解決される。
第１図においてコイル駆動回路の出力端子９１と接地線
ＧＮＤとの間に抵抗器９２および９３を接続することに
よって、待機時におけるコイルＬと接地線間の電位を駆
動電圧Ｖｃｃの略１／２より−も低下させることができ
る。即ち開放状態にしたときのスイッチング素子Ｓ１、
Ｓ２、Ｓ３、Ｓ４の抵抗値はメガオーム（ＭΩ）級であ
り、コイルＬと接地線との間に数キロオーム（ＫΩ）乃
至数十キロオーム（ＫΩ）の抵抗器を接続することによ
って、コイルＬと接地線との間の電圧は零ボルト近くま
で低下する。したがってこれに起因して発生するバブル
チップ上に形成された微少パターンの電解腐食を皆無に
することができる。
ＧＮＤとの間に抵抗器９２および９３を接続することに
よって、待機時におけるコイルＬと接地線間の電位を駆
動電圧Ｖｃｃの略１／２より−も低下させることができ
る。即ち開放状態にしたときのスイッチング素子Ｓ１、
Ｓ２、Ｓ３、Ｓ４の抵抗値はメガオーム（ＭΩ）級であ
り、コイルＬと接地線との間に数キロオーム（ＫΩ）乃
至数十キロオーム（ＫΩ）の抵抗器を接続することによ
って、コイルＬと接地線との間の電圧は零ボルト近くま
で低下する。したがってこれに起因して発生するバブル
チップ上に形成された微少パターンの電解腐食を皆無に
することができる。
前述の如くコイル駆動回路は一般に出力端子９１の間に
コイルＬのみが接続されており、出力端子９１と接地線
ＧＮＤとの間に抵抗器９２および９３を接続することに
よって、待機時におけるコイルＬと接地線間の一電位を
零ボルト近くまで低下させることができる。しかし過渡
特性を改善することを目的としてコイルＬと並列にダン
ピング抵抗９４を接続する場合も多い。
コイルＬのみが接続されており、出力端子９１と接地線
ＧＮＤとの間に抵抗器９２および９３を接続することに
よって、待機時におけるコイルＬと接地線間の一電位を
零ボルト近くまで低下させることができる。しかし過渡
特性を改善することを目的としてコイルＬと並列にダン
ピング抵抗９４を接続する場合も多い。
第３図は本発明の他の実施例であり、第４図は本発明の
変形例である。
変形例である。
第３図においてコイルＬと並列に接続されたダンピング
抵抗９４の抵抗値は数百オーム（Ω）程度であり、コイ
ルＬと接地線との間に数にΩ乃至数十にΩの抵抗器を接
続しても動作特性に影響を及ぼすことなく、待機時にお
けるコイルＬと接地線間の電位を零ボルト近くまで低下
させることができる。
抵抗９４の抵抗値は数百オーム（Ω）程度であり、コイ
ルＬと接地線との間に数にΩ乃至数十にΩの抵抗器を接
続しても動作特性に影響を及ぼすことなく、待機時にお
けるコイルＬと接地線間の電位を零ボルト近くまで低下
させることができる。
また第４薗に示す如くダンピング抵抗９４の中央部と接
地線との間に数にΩ乃至数十にΩの抵抗器９５を接続す
ることによって、動作特性に影響を及ぼすことなく待機
時におけるコイルＬと接地線間の電位を零ボルト近くま
で低下させることができる。
地線との間に数にΩ乃至数十にΩの抵抗器９５を接続す
ることによって、動作特性に影響を及ぼすことなく待機
時におけるコイルＬと接地線間の電位を零ボルト近くま
で低下させることができる。
このように待機時におけるコイルＬと接地線間の電位を
零ボルト近くまで低下させることによって、これに起因
して発生するバブルチップ上に形成された微少パターン
の電解腐食を皆無にすることができる。
零ボルト近くまで低下させることによって、これに起因
して発生するバブルチップ上に形成された微少パターン
の電解腐食を皆無にすることができる。
上述の如く本発明によればノ＜ブルチツフ・上に形成さ
れた磁性体からなる微少パターンに、電解腐食に起因す
る欠陥を発生させることのなむ）磁気ノイプルメモリ駆
動回路を提供することができる。
れた磁性体からなる微少パターンに、電解腐食に起因す
る欠陥を発生させることのなむ）磁気ノイプルメモリ駆
動回路を提供することができる。
第１図は本発明の一実施例を示す回路図、第２図は磁気
バブルデバイスの構成図、第３図は本発明の他の実施例
、 第４図は本発明の変形例、 第５図は従来の磁気バブルメモリ駆動回路を示す図で、 第５図（ａ）１よコイル駆動回路を示すブロック図、第
５図中）は出力部を示す回路図、 第５図（Ｃ）はタイミングチャート、 である。図において Ｓｌ、Ｓ２、Ｓ３、Ｓ４はスイッチング素子、Ｌはコイ
ル、 ＧＮＤは接地線、 ９１は出力端子、 ９２．９３．９４．９５は抵抗器、 をそれぞれ表す。 革３図 ＄４図 コ４ｔ（、、厚ε動可距で示す）ｂンク面（ｂ）
（Ｃ）小力部−ｆ！示す回路図
クイヨンブ°チャートン自ｔ＃○λ３を気バブン
１．〆そソ駈１シケ６シ］“５ぽ≦１≧示ｆｆｉミ１゛
革５図
バブルデバイスの構成図、第３図は本発明の他の実施例
、 第４図は本発明の変形例、 第５図は従来の磁気バブルメモリ駆動回路を示す図で、 第５図（ａ）１よコイル駆動回路を示すブロック図、第
５図中）は出力部を示す回路図、 第５図（Ｃ）はタイミングチャート、 である。図において Ｓｌ、Ｓ２、Ｓ３、Ｓ４はスイッチング素子、Ｌはコイ
ル、 ＧＮＤは接地線、 ９１は出力端子、 ９２．９３．９４．９５は抵抗器、 をそれぞれ表す。 革３図 ＄４図 コ４ｔ（、、厚ε動可距で示す）ｂンク面（ｂ）
（Ｃ）小力部−ｆ！示す回路図
クイヨンブ°チャートン自ｔ＃○λ３を気バブン
１．〆そソ駈１シケ６シ］“５ぽ≦１≧示ｆｆｉミ１゛
革５図
Claims (1)
- 回転磁界発生用コイル（Ｌ）を駆動する回転磁界発生回
路の出力端子（９１）と接地線（ＧＮＤ）との間に、抵
抗器（９２）および（９３）を接続してなることを特徴
とする磁気バブルメモリ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117025A JPS61276196A (ja) | 1985-05-30 | 1985-05-30 | 磁気バブルメモリ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117025A JPS61276196A (ja) | 1985-05-30 | 1985-05-30 | 磁気バブルメモリ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61276196A true JPS61276196A (ja) | 1986-12-06 |
| JPH0143394B2 JPH0143394B2 (ja) | 1989-09-20 |
Family
ID=14701579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60117025A Granted JPS61276196A (ja) | 1985-05-30 | 1985-05-30 | 磁気バブルメモリ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61276196A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63269160A (ja) * | 1987-04-27 | 1988-11-07 | Minolta Camera Co Ltd | 感光体 |
-
1985
- 1985-05-30 JP JP60117025A patent/JPS61276196A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63269160A (ja) * | 1987-04-27 | 1988-11-07 | Minolta Camera Co Ltd | 感光体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0143394B2 (ja) | 1989-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE35828E (en) | Anti-fuse circuit and method wherein the read operation and programming operation are reversed | |
| US6493258B1 (en) | Magneto-resistive memory array | |
| JP2010176843A (ja) | 不揮発性メモリ装置 | |
| US6392923B1 (en) | Magnetoresistive midpoint generator and method | |
| JPS6034195B2 (ja) | 超伝導ラツチ回路 | |
| KR20200083204A (ko) | 자기 터널 접합 소자 및 자기저항 메모리 장치 | |
| JP2002216468A (ja) | 半導体記憶装置 | |
| US8339843B2 (en) | Generating a temperature-compensated write current for a magnetic memory cell | |
| CN112599556A (zh) | 磁性存储器 | |
| JPS61276196A (ja) | 磁気バブルメモリ駆動回路 | |
| JPH0775043B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| JPS6096199A (ja) | ステツピング・モータ駆動回路 | |
| JPS5858731B2 (ja) | 磁気トランスジユ−サ用駆動増幅器 | |
| JPH11238377A (ja) | 不揮発性磁気抵抗メモリのための浮遊磁気遮へい | |
| US7092285B1 (en) | State save-on-power-down using GMR non-volatile elements | |
| JP4797795B2 (ja) | 磁気メモリ | |
| JP4386158B2 (ja) | Ｍｒａｍ及びｍｒａｍの書き込み方法 | |
| JP7000370B2 (ja) | 磁気記憶装置 | |
| KR102649376B1 (ko) | 스핀 전하 변환 기반의 스핀 로직 소자 | |
| KR100190359B1 (ko) | 집적회로장치 | |
| JPS58169925A (ja) | ノ−ド電圧評価用の絶縁ゲ−ト電界効果トランジスタ集積回路 | |
| RU2066483C1 (ru) | Магниторезистивная ячейка памяти | |
| RU2250555C1 (ru) | Триггерное устройство | |
| RU1770986C (ru) | Блок считывани информации дл запоминающего устройства на цилиндрических магнитных доменах | |
| JPS59151308A (ja) | コイルの駆動装置 |