JPS6127639A - 半導体素子の酸化膜パタ−ン形成方法 - Google Patents
半導体素子の酸化膜パタ−ン形成方法Info
- Publication number
- JPS6127639A JPS6127639A JP9473085A JP9473085A JPS6127639A JP S6127639 A JPS6127639 A JP S6127639A JP 9473085 A JP9473085 A JP 9473085A JP 9473085 A JP9473085 A JP 9473085A JP S6127639 A JPS6127639 A JP S6127639A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- oxidizing agent
- substrate
- film pattern
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体素子の酸化膜パターン形成方法に関する
。
。
半導体素子の製造における、従来のウエノ・−プロセス
では、第１図ａに示すように、シリコン基板の上に全面
、シリコン酸化膜２を形成し、その上部に感光性樹脂３
（以下、フォトレジストという。）を塗布し、第１図す
のフォトマスク４を乗せて露光、現像し、１ｉ１１［ｍ
ｃのフォトレジスト・；ターン５を得る。次に、上記フ
ォトレジスしくターン６をエツチングマスクニジ、上記
シリコン酸化膜２を、例えば、弗酸系のエツチング液で
部分的にエツチングした後、上記フォトレジストノ＜タ
ー７６を除去し、目的とした、第１図ｄの配化膜パター
ン６を間接的に得る方法が用いられているしかしながら
、これらの方法では、次のような欠点がある。すなわち
、フォトエツチング工程が入るため、プロセスが複雑か
つ、長くなり、フォトエノチ工程において、異物による
ピンホール。
では、第１図ａに示すように、シリコン基板の上に全面
、シリコン酸化膜２を形成し、その上部に感光性樹脂３
（以下、フォトレジストという。）を塗布し、第１図す
のフォトマスク４を乗せて露光、現像し、１ｉ１１［ｍ
ｃのフォトレジスト・；ターン５を得る。次に、上記フ
ォトレジスしくターン６をエツチングマスクニジ、上記
シリコン酸化膜２を、例えば、弗酸系のエツチング液で
部分的にエツチングした後、上記フォトレジストノ＜タ
ー７６を除去し、目的とした、第１図ｄの配化膜パター
ン６を間接的に得る方法が用いられているしかしながら
、これらの方法では、次のような欠点がある。すなわち
、フォトエツチング工程が入るため、プロセスが複雑か
つ、長くなり、フォトエノチ工程において、異物による
ピンホール。
ハンドリングミス、装置による）きターンくずれ等のた
め、欠陥が犬きく、かつ又、半導体表面が、フォトレジ
スト、現像液、エツチング液等に接するため汚染されや
すく、マスク合せの精度、あるいは、被エツチング材料
のサイドエツチング等により、微細加工が難しい。
め、欠陥が犬きく、かつ又、半導体表面が、フォトレジ
スト、現像液、エツチング液等に接するため汚染されや
すく、マスク合せの精度、あるいは、被エツチング材料
のサイドエツチング等により、微細加工が難しい。
本発明は、上記の従来力ａ、の欠点に鑑み発明されたも
ので、酸化剤を塗布した半導体基板上にエネルギービー
ムを走査しながら照射し、上記エネルギービームの照射
の有無に応じて、上記半導体基板表面の一部を選択的に
酸化し酸化膜パターンを形成することを特徴とした半導
体素子の酸化膜パターン形成方法である。
ので、酸化剤を塗布した半導体基板上にエネルギービー
ムを走査しながら照射し、上記エネルギービームの照射
の有無に応じて、上記半導体基板表面の一部を選択的に
酸化し酸化膜パターンを形成することを特徴とした半導
体素子の酸化膜パターン形成方法である。
本発明はフォトマスクやフォトレジストを用いず、従っ
て、従来からのフォトエッチング工程ヲ全く用いず、直
接半導体基板上に任意のパターンを高能率に形成する方
法である。
て、従来からのフォトエッチング工程ヲ全く用いず、直
接半導体基板上に任意のパターンを高能率に形成する方
法である。
以下、エネルギービームとして電子ビームを用いた実施
例により図面を用いて本発明を説明する。
例により図面を用いて本発明を説明する。
第２図に示すように、シリコン基板１１を、内部ヒータ
ー１２であらかじめある一定の温度まで昇温しておき、
ブランキングユニット１３を通過してくる電子ビーム１
４を、走査コイル１５を用いて走査し、上記シリコン基
板１１表面にほぼ垂直に、目的としたパターン通りにエ
ネルギー照射することにより、パターン部の反応を進め
、゛上記シリコン基板１１１−に、直接、任意の酸化膜
パターンを形成できる。
ー１２であらかじめある一定の温度まで昇温しておき、
ブランキングユニット１３を通過してくる電子ビーム１
４を、走査コイル１５を用いて走査し、上記シリコン基
板１１表面にほぼ垂直に、目的としたパターン通りにエ
ネルギー照射することにより、パターン部の反応を進め
、゛上記シリコン基板１１１−に、直接、任意の酸化膜
パターンを形成できる。
さらに、具体的実施例を説明すると、第３図の方法は、
シリコン基板３１表面に酸化剤ペースト、たとえば二酸
化鉛（Ｐｂ０２）３３を数十ミクロン塗布し、２００〜
２５０’Ｃまで昇温しておき、電子ビーム３４を選択的
に照射し、照射された部分の酸化剤３３とシリコン基板
３１を（２ＰｂＯ２＋５ｉ−２ＰｂＯ＋５ＩＯ２）の如
く反応せしめ、さらに未反応酸化剤を除去してシリコン
基板３１上に選択的にシリコン酸化膜パターン３２を得
るものである。
シリコン基板３１表面に酸化剤ペースト、たとえば二酸
化鉛（Ｐｂ０２）３３を数十ミクロン塗布し、２００〜
２５０’Ｃまで昇温しておき、電子ビーム３４を選択的
に照射し、照射された部分の酸化剤３３とシリコン基板
３１を（２ＰｂＯ２＋５ｉ−２ＰｂＯ＋５ＩＯ２）の如
く反応せしめ、さらに未反応酸化剤を除去してシリコン
基板３１上に選択的にシリコン酸化膜パターン３２を得
るものである。
この実施例の方法は装置内を真空にしておいても、酸化
反応を生じせしめることが出来、電子ビーム３４の効率
が良く、またビームがしぼり易くなるため微細パターン
を得たい様な場合に特に有効である。
反応を生じせしめることが出来、電子ビーム３４の効率
が良く、またビームがしぼり易くなるため微細パターン
を得たい様な場合に特に有効である。
さらにまた、基板３１表面がある程度昇温されているた
め、電子ビームのエネルギー量は、その分、昇温してい
ない場合に比べて少くできるので、ビームをより細く絞
ることができ、近年進歩しているＬＳＩ製造用に用いる
と微細パターンの形成に大きな効果がある。
め、電子ビームのエネルギー量は、その分、昇温してい
ない場合に比べて少くできるので、ビームをより細く絞
ることができ、近年進歩しているＬＳＩ製造用に用いる
と微細パターンの形成に大きな効果がある。
一方、エネルギー強度を同じにすれば、照射“時間を大
幅に短縮できるので、量産効果大なるものである。
幅に短縮できるので、量産効果大なるものである。
なお、この場合、酸化剤塗膜中にドーパントとなる不純
物、例えば、Ｐ）ｉ３．Ｐ２Ｏ６等を微量含有させてお
けば局部的に不純物拡散が行なえることも明らかである
。さらに、また、選択酸化膜をエツチングすることによ
り基板を選択的にエツチングすることも可能である。
物、例えば、Ｐ）ｉ３．Ｐ２Ｏ６等を微量含有させてお
けば局部的に不純物拡散が行なえることも明らかである
。さらに、また、選択酸化膜をエツチングすることによ
り基板を選択的にエツチングすることも可能である。
以上の説明より明らかな通り、本発明は、従来のウェハ
ープロセスに比して、大巾に工程の短縮ができるし、フ
ォトマスクもいらないし、工程短縮による薬品処理が少
なく、従ってシリコン基板の汚染も少なくなり、微細加
工が容易となり、さらに、シリコン基板全体を、１００
０℃以上に昇温しないので、シリコン基板表面での欠陥
が発生しないし、さらに直接半導体基板を酸化できるた
め、非常に平坦な酸化膜パターンが得られるの°で、Ｖ
ＬＳＩ製造における微細パターン形成が容易となるなど
の利点を有する。なお、本実施例では、電子ビームを用
いた場合を示したが、電子ビームに限定されるものでは
なく、例えば、レーザービーム、陽インビーム等、集光
して局所的にエネルギーを与えることができる。エネル
ギービームであれば、どれを用いても同じ効果が得られ
る。
ープロセスに比して、大巾に工程の短縮ができるし、フ
ォトマスクもいらないし、工程短縮による薬品処理が少
なく、従ってシリコン基板の汚染も少なくなり、微細加
工が容易となり、さらに、シリコン基板全体を、１００
０℃以上に昇温しないので、シリコン基板表面での欠陥
が発生しないし、さらに直接半導体基板を酸化できるた
め、非常に平坦な酸化膜パターンが得られるの°で、Ｖ
ＬＳＩ製造における微細パターン形成が容易となるなど
の利点を有する。なお、本実施例では、電子ビームを用
いた場合を示したが、電子ビームに限定されるものでは
なく、例えば、レーザービーム、陽インビーム等、集光
して局所的にエネルギーを与えることができる。エネル
ギービームであれば、どれを用いても同じ効果が得られ
る。
第１図ａ〜ｄは従来のフォトエツチング工程の説明図、
第２図は本発明に用いる電子ビーム照射２図の入部の拡
大図である。 ３１・・・・・・７リコン基板、３４・・・・・・電子
ビーム、３２・・・・・・シリコン酸化膜パターン。′
代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図
第２図は本発明に用いる電子ビーム照射２図の入部の拡
大図である。 ３１・・・・・・７リコン基板、３４・・・・・・電子
ビーム、３２・・・・・・シリコン酸化膜パターン。′
代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図
Claims (3)
- （１）半導体基板表面に酸化剤を塗布する工程と、上記
酸化剤を塗布した半導体基板表面をほぼ垂直な方向より
エネルギービームで選択的に照射し、上記エネルギービ
ームの照射有無に応じて、上記半導体基板表面の一部を
選択的に酸化する工程を有することを特徴とした半導体
素子の酸化膜パターン形成方法。 - （２）エネルギービーム照射時に半導体基板をあらかじ
め所定の温度に加熱しておくことを特徴とした特許請求
の範囲第１項記載の半導体素子の酸化膜パターン形成方
法。 - （３）エネルギービームとして電子ビームを用いること
を特徴とした特許請求の範囲第１項記載の半導体素子の
酸化膜パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9473085A JPS6127639A (ja) | 1985-05-02 | 1985-05-02 | 半導体素子の酸化膜パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9473085A JPS6127639A (ja) | 1985-05-02 | 1985-05-02 | 半導体素子の酸化膜パタ−ン形成方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4507376A Division JPS52128065A (en) | 1976-04-20 | 1976-04-20 | Pattern formation of semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6127639A true JPS6127639A (ja) | 1986-02-07 |
| JPS6129139B2 JPS6129139B2 (ja) | 1986-07-04 |
Family
ID=14118229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9473085A Granted JPS6127639A (ja) | 1985-05-02 | 1985-05-02 | 半導体素子の酸化膜パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6127639A (ja) |
-
1985
- 1985-05-02 JP JP9473085A patent/JPS6127639A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6129139B2 (ja) | 1986-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0122728B2 (ja) | ||
| JP2004335873A (ja) | パターン形成方法 | |
| JP3081655B2 (ja) | レジストパターンの形成方法 | |
| JPS6351641A (ja) | 単結晶または多結晶Ｓｉ膜の微細パタ−ン形成方法 | |
| JPS6129139B2 (ja) | ||
| JP2600434B2 (ja) | レジスト膜欠陥の検出方法 | |
| KR20020066373A (ko) | 레지스트 패턴 형성 방법 및 미세 패턴 형성 방법 | |
| JPH0670954B2 (ja) | 半導体装置の製造方法 | |
| JPH0473871B2 (ja) | ||
| JPS63128715A (ja) | レジストパタ−ンの形成方法 | |
| JPS5898931A (ja) | 半導体装置の製造方法 | |
| JPS6376332A (ja) | 半導体装置の製造方法 | |
| JPH03105919A (ja) | 半導体装置の製造方法 | |
| JPS6386434A (ja) | レジストパタ−ン形成方法 | |
| JPS58196022A (ja) | 半導体装置の製造方法 | |
| JPS58173829A (ja) | 半導体装置の製法 | |
| KR100468824B1 (ko) | 단일전자소자제작을위한감광막제거방법 | |
| JPS61174630A (ja) | 半導体装置の製造方法 | |
| JPH0943855A (ja) | レジストパターン形成方法 | |
| JPH0247852B2 (ja) | ||
| JPS6118134A (ja) | エツチング加工方法 | |
| JPS61113257A (ja) | 半導体装置の製造方法 | |
| JPS60105230A (ja) | パタ−ン形成方法 | |
| JPH05183050A (ja) | 半導体装置の製造方法 | |
| JPH0313583B2 (ja) |