JPS5898931A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5898931A
JPS5898931A JP56199185A JP19918581A JPS5898931A JP S5898931 A JPS5898931 A JP S5898931A JP 56199185 A JP56199185 A JP 56199185A JP 19918581 A JP19918581 A JP 19918581A JP S5898931 A JPS5898931 A JP S5898931A
Authority
JP
Japan
Prior art keywords
thin film
pattern
resist
etching
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56199185A
Other languages
English (en)
Inventor
Kazuhiro Tanaka
和裕 田中
Tsuneo Yoshida
吉田 常夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56199185A priority Critical patent/JPS5898931A/ja
Publication of JPS5898931A publication Critical patent/JPS5898931A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094Multilayer resist systems, e.g. planarising layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、基板上に形成されたレジスト膜をエツチン
グする工程をもった半導体装置の製造方法に関するもの
である。
集積回路などの半導体装置を製造する場合、一般にフォ
トリングラフィ技術によりパターン形式%式% 近年、この種装置の集積度が高くなるOK伴い、7オト
リソグラフイ技術の重要性が増し、低欠陥化、自動化、
省力化などの技術開発が盛んになってき九、とくにドラ
イ技術をリングラフィ工程全体に適用する試みは低欠陥
化、自動化、省力化には有効であシ、種々の分野で研究
・開発がなされつつある。たとえばマスク製造工程にお
いては、エツチング工程におけるドライ化が実用化され
ている一方、現像工程では未だ溶液による現像方法が広
く使用されてお夛、全工程でのドライ化はまだ実用化さ
れていないのが現状である。
以下、従来のマスク製造方法を第1図(勾〜(7)を参
照しつつ説明する。
まず、第1図(4)に示すようK、ガラス基板(1)K
金属薄膜、九とえば金属クロム薄膜(りを被着させ、さ
らKその上に電子ビーム用しジスF、たとえばポリメチ
ルメタクリレ−) (PMMム)(3)を約5000人
の厚さに被着し、170℃で20分間プリベークを行な
う、つぎに第1図C)に示すように電子ビームを9X1
0  c/dのドーズ量にて所望のパターンに対応して
照射する。さらにメチルイソブチルケトン(MIBK)
 (8)に対してインプロパツール(HFム)10割合
の溶液を用意し、この溶液を用いて現像を行ない、第1
図(C)のようなレジストパターン(4)を作成する。
ついで、リンス・乾燥後、第1図ψ)に示すようにレジ
ストパターン(4)をマ′スクとして金属薄!14(2
)をエツチング処理する。しかる後、第1図(狗に示す
ようにレジストパターン(4)を除去すれば所望の金属
薄膜パターン(5)が得られる。一般に電子ビーム露光
用レジス[3)a耐プラズマ性、つtb分解性が悪いた
め、薬液によるエツチング、つまりウェットエツチング
で処理する。
以上のように、従来のマスク製造方法の現像シよびエツ
チングはウェット処理であシ、溶液中の異物の介在は免
れ得ることはできず、低欠陥化の妨げとなっている。ま
た自動化、省力化も困難であシ、排液処理にも問題があ
る。さらにウェットエツチングではサイドエッチ量が多
く、寸法制御が困難で微細パターンが得にくいなどの欠
点があった・ この発明は以上のような従来のものの欠点を除去するた
めになされ九本ので、基板上の耐熱性樹脂層上にレジス
トパターンをドライ瑣像により形成した後、エツチング
することによシ、全工程をドライ化でき、微細パターン
も容易に形成できる半導体装置の製造方法を提供するこ
とを目的としている。
以下、この発明〇一実施例を図について説明する。
第2図(5)〜(G)はこの発明に係る半導体装置の製
造方法を工程順に示すものである。
まず、第2図CA)K示すようK、ガラス基板(1)上
に金属薄膜、九とえは金属クロム薄111(2)を形成
させる。その上に耐熱性樹脂層(6)としてポリイミド
樹脂、たとえば電気絶縁性コーティング剤5P510(
東し社製:商品名)を゛約6000人の厚さに塗布する
。これの塗布後、約80℃で30分間窒素雰囲気中でベ
ーキングを行なう、つぎに酸化シリコン薄膜(8i0*
) (7)をプラズマデポジションにて約800人の厚
さに形成する。さらにレジスト(3)としてIFMR(
富士薬品社製:商品名)を約5000人の厚さく塗布し
、約140℃で30分間窒素雰囲気中でベーキングを行
なう。
−)i!’K、弊2図gQK示すようにレジスト(3)
K電子ビームを選択的に照射して所望のパターンを形成
する。電子ビームのドーズ量は6X1G−’c/dとす
る。電子ビーム照射後、照射部のパターン部の凹凸を表
面荒さ針で測定したところ、約600人の凹状の段差が
認められた。つぎに、このものをプラズマ中で現像し友
、現像条件はウェットエアI Torr中で出カフ0W
にて行ない約60分で現像が完了した。’!II像後の
レジストパターン(4)の膜厚を表面荒さ針で測定した
ところ約2000人の凸状のパターン(4)が得られた
(第2図(C))。このレジストパターン(4)ヲマス
クとし、プラズマ中でCHF、のガス雰囲気で8i0.
薄膜(7)を第2図(D)のようにエツチングしたとこ
ろ、約10分でエツチングが完了した。
つぎに、こOS i Os (7)のパターン&(Iを
マスクとして、第2図(2)のように耐熱性樹脂(6)
をエツチングした。エツチングの条件は300Wの出力
にてOsガス中のプラズマで行なった。このようにして
得られ九パターンは非常にシャープでしかもアスペクト
比が極めて大きいパターンが得られるため、第2図(1
’)K示すクロム薄111(2)のエツチングも容易に
シャープなエツジが得られ九、クロム薄膜(2)のエツ
チングについても、プラズマ中で約170Wの出力で0
−2 TorrOcclsガス中で行なった。最後に、
耐熱性樹脂(6)および8i0.(7)のパターンを除
去すれば、第2図(G)に示すクロムパターンが得られ
る。
以上のような方法によれば、マスク製作工程において、
ウェット処理がなくなシ、全てドライ化が可能となるう
え、低欠陥化、省力化、自動化、微細パターン化が期待
できる。
また、従来、ドライエツチングが不可能であった電子ビ
ーム用レジストも容易にドライエツチングが可能となり
、寸法精度を向上させることができる。さらに、得られ
たレジスト儂は第2図(D)のように耐熱性樹脂(6)
によって高いアスペクト比をもっているため、従来クエ
ハ工程で不可能であり九ドライエツチングも容易に導入
できる。
なお、上記実施例ではガラス基板上にクロム薄11(2
)を形成したものにりいて述べたが、り四ム薄膜以外の
ものでもよく、また基板(1)もガラス基板以外のもの
でもよい。
また、上記実施例では、レジスト(3)としてFMRを
例に述べたが他の残膜率の高いレジストでも同様の効果
を奏する。また放射線として電子ビームを例にして述べ
たが、X線やイオンビームでも同様の効果を奏する。耐
熱性樹脂層(6)としては、BP510を例に挙げ九が
、P工Q(日立化成社製:商品名) 、PYLAL工N
 (Dv Font社製:商品名)、Hエーロ00(日
立化成社製:商品名)等でも同様の効果を奏する。
膜上のように、この発明は基板上の金属薄膜に所定パタ
ーンを形成するにあたシ、金属薄膜上に耐熱性樹脂層、
酸化シリコン薄膜およびレジストを順次形成したのち、
レジストパターンをドライ現偉で形成し、ついでエツチ
ングすることにより、全工程のドライ化が可能となり、
信頼性も高まるうえ、微細パターンも容易に形成できる
効果がある。
【図面の簡単な説明】
第1図は従来の半導体装置の製造方法を工程順に示す断
面図、第2図はこの発明の一実施例による半導体装置の
製造方法を工程順に示す断面図である。 (1)・・・基板、(2)・・・金属薄膜、(3)・・
・電子ビーム露光用レジスト、(4)・・・レジストパ
ターン、(5)・・・所望の金属薄膜パターン、(6)
・・・耐熱性樹脂層、(7)・・・酸化シリコン薄膜。 なお、図中同一符号はそれぞれ同一もしくは相当部分を
示す。 代理人 葛野信−(外1名) 第1図 第2図 手続補正書(fl) 1’> +i’l’ Ii’ b官殿 1、・It fiの表示    特願昭56−1991
85  号2゜発明の名称 半導体装置の製造方法 3、補正をする者 事件との関係   特許出願人 6゜補正の対象 (1)  明細書をつぎのとおり訂正する。

Claims (1)

    【特許請求の範囲】
  1. (1)、基板上に形成され丸金属薄膜に所定のパターン
    を形成するにあたシ、上記金属薄膜上に耐熱性樹脂層お
    よび酸化シリコン薄膜を順次形成した後、この酸化シリ
    コン薄膜上にレジスト膜を被着し、ついでレジス)#に
    選択的に放射線を照射するとともに該レジスト膜をプラ
    ズマ中で現像してレジスF パターンを形成し、しかる
    後該レジストパターンをマスクとして上記酸化シリコン
    薄膜をエツチングし、さらに耐熱性樹脂層をプラズマ中
    でエツチングすることを特徴とする半導体装置の製造方
    法。
JP56199185A 1981-12-08 1981-12-08 半導体装置の製造方法 Pending JPS5898931A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56199185A JPS5898931A (ja) 1981-12-08 1981-12-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56199185A JPS5898931A (ja) 1981-12-08 1981-12-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5898931A true JPS5898931A (ja) 1983-06-13

Family

ID=16403546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56199185A Pending JPS5898931A (ja) 1981-12-08 1981-12-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5898931A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6052026A (ja) * 1983-08-31 1985-03-23 Fujitsu Ltd 微細パタ−ンの形成方法
US4954423A (en) * 1985-08-06 1990-09-04 Texas Instruments Incorporated Planar metal interconnection for a VLSI device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6052026A (ja) * 1983-08-31 1985-03-23 Fujitsu Ltd 微細パタ−ンの形成方法
US4954423A (en) * 1985-08-06 1990-09-04 Texas Instruments Incorporated Planar metal interconnection for a VLSI device

Similar Documents

Publication Publication Date Title
JPH0122728B2 (ja)
JPH0210362A (ja) 微細パターン形成方法
JPS5898931A (ja) 半導体装置の製造方法
JPH0466345B2 (ja)
JPS59141228A (ja) 微細パタ−ン形成方法
JPS61128524A (ja) 微細パタ−ン形成方法
JPS6327848B2 (ja)
JPS6137774B2 (ja)
JPS6218560A (ja) フオトマスクブランクとフオトマスク
JPS5823441A (ja) 樹脂層パタ−ンの形成方法
JPS61204933A (ja) 半導体装置の製造方法
JPS58152241A (ja) 高精度マスクの製造方法
JPH01154060A (ja) フォトマスクの製造方法
JPS6118134A (ja) エツチング加工方法
JPS62200732A (ja) 半導体装置の製造方法
JPH01185632A (ja) 転写用マスク、およびこの転写用マスクを使用した露光転写方法
JPS60110124A (ja) 微細パタ−ン加工方法
JPH0629261A (ja) パタ―ン形成法
JPS6281027A (ja) 微細パタ−ン形成方法
JPH0313583B2 (ja)
JPS6331119A (ja) パタ−ン形成法
JPS634700B2 (ja)
JPH0682639B2 (ja) 微細パタ−ンの形成方法
JPS6411938B2 (ja)
JPS6212503B2 (ja)