JPS6127900B2 - - Google Patents
Info
- Publication number
- JPS6127900B2 JPS6127900B2 JP55096699A JP9669980A JPS6127900B2 JP S6127900 B2 JPS6127900 B2 JP S6127900B2 JP 55096699 A JP55096699 A JP 55096699A JP 9669980 A JP9669980 A JP 9669980A JP S6127900 B2 JPS6127900 B2 JP S6127900B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor
- back surface
- crystal
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造にかかり、特に薄状
のウエハー形状に切断した半導体単結晶ウエハー
に存在する変形形状並びに当変形量を制御すると
共に該半導体単結晶ウエハー内に存在する結晶欠
陥量を減少させる方法に関するものである。集積
回路等の半導体装置は一般に棒状半導体単結晶を
薄状に切断した半導体ウエハー表面上に構成され
る。ここで該棒状半導体単結晶製造の際には、半
導体の導電型（Ｐ型又はＮ型）を決める有効不純
物を当半導体単結晶内に混入するが、同時に不必
要な不純物例えば、酸素、炭素原子も、微量であ
るが混入する。更に該半導体基体内には、製造段
階に於ける熱応力歪、機械的損傷歪み、及び半導
体基体への不純物混入による半導体結晶不整合等
に起因して生じる結晶欠陥、並びにその後の工程
にて発生する微小欠陥の源泉となる欠陥核が共に
導入される。
のウエハー形状に切断した半導体単結晶ウエハー
に存在する変形形状並びに当変形量を制御すると
共に該半導体単結晶ウエハー内に存在する結晶欠
陥量を減少させる方法に関するものである。集積
回路等の半導体装置は一般に棒状半導体単結晶を
薄状に切断した半導体ウエハー表面上に構成され
る。ここで該棒状半導体単結晶製造の際には、半
導体の導電型（Ｐ型又はＮ型）を決める有効不純
物を当半導体単結晶内に混入するが、同時に不必
要な不純物例えば、酸素、炭素原子も、微量であ
るが混入する。更に該半導体基体内には、製造段
階に於ける熱応力歪、機械的損傷歪み、及び半導
体基体への不純物混入による半導体結晶不整合等
に起因して生じる結晶欠陥、並びにその後の工程
にて発生する微小欠陥の源泉となる欠陥核が共に
導入される。
前記導入された結晶欠陥並びに欠陥核は、次に
述べる上記棒状半導体単結晶を薄状に切断した半
導体ウエハー内にも残留し、該半導体ウエハー表
面に形成する半導体装置に有害な影響を与える。
述べる上記棒状半導体単結晶を薄状に切断した半
導体ウエハー内にも残留し、該半導体ウエハー表
面に形成する半導体装置に有害な影響を与える。
更に前記棒状半導体単結晶の薄状切断時にも、
該半導体ウエハーに機械的力が加わり、半導体ウ
エハー内に機械的損傷欠陥が導入されると共に、
当ウエハーの制御し難い微小形状変形が生じる。
これ等も同様に上記半導体装置に有害な影響を与
える。
該半導体ウエハーに機械的力が加わり、半導体ウ
エハー内に機械的損傷欠陥が導入されると共に、
当ウエハーの制御し難い微小形状変形が生じる。
これ等も同様に上記半導体装置に有害な影響を与
える。
前記結晶欠陥並びに半導体ウエハーの無制御な
形状変形の半導体装置への悪影響は、該半導体装
置の高密度集積化、半導体ウエハーの大型化と共
により増大する。即ち、半導体ウエハー表面の微
細加工技術を駆使し高密度集積化された半導体装
置の個々の半導体素子の特性は、該半導体表面の
結晶欠陥に敏感となり、劣化し易くなる。更に
は、大型化された半導体ウエハー表面の加工に於
いても、微細加工化と共にウエハーの微小形状変
形による悪影響は増加する。
形状変形の半導体装置への悪影響は、該半導体装
置の高密度集積化、半導体ウエハーの大型化と共
により増大する。即ち、半導体ウエハー表面の微
細加工技術を駆使し高密度集積化された半導体装
置の個々の半導体素子の特性は、該半導体表面の
結晶欠陥に敏感となり、劣化し易くなる。更に
は、大型化された半導体ウエハー表面の加工に於
いても、微細加工化と共にウエハーの微小形状変
形による悪影響は増加する。
そこでこれ等の問題を解決しようとする従来技
術には、半導体ウエハー裏面にレーザー照射をす
るか、他の種々の方法で当裏面に機械的損傷を与
え、これにより惹起する裏面結晶応力歪で以つて
該半導体ウエハー表面に存在する結晶欠陥を捕獲
する方法、又は、半導体ウエハー内に故意に欠陥
を導入し当欠陥で発生する応力場で以つて結晶欠
陥を捕獲する方法があり、半導体装置の製造にも
一部適用されている。更に該半導体ウエハーの形
状変形制御に関しては、ウエハー裏面に体積熱膨
張率を異にする物質を形成する方法、又は、上記
半導体ウエハー内への混入酸素原子力を制御し、
当ウエハー形状変形を制御する方法等が存在す
る。しかし現在のところ、何れの方法も上記半導
体ウエハー表面欠陥の減少と該ウエハー形状変形
の制御を同時に効果的に行える方法となつていな
い。
術には、半導体ウエハー裏面にレーザー照射をす
るか、他の種々の方法で当裏面に機械的損傷を与
え、これにより惹起する裏面結晶応力歪で以つて
該半導体ウエハー表面に存在する結晶欠陥を捕獲
する方法、又は、半導体ウエハー内に故意に欠陥
を導入し当欠陥で発生する応力場で以つて結晶欠
陥を捕獲する方法があり、半導体装置の製造にも
一部適用されている。更に該半導体ウエハーの形
状変形制御に関しては、ウエハー裏面に体積熱膨
張率を異にする物質を形成する方法、又は、上記
半導体ウエハー内への混入酸素原子力を制御し、
当ウエハー形状変形を制御する方法等が存在す
る。しかし現在のところ、何れの方法も上記半導
体ウエハー表面欠陥の減少と該ウエハー形状変形
の制御を同時に効果的に行える方法となつていな
い。
本発明は上記半導体ウエハー表面の欠陥減少と
形状変形の制御を同時に行うことができ、微細加
工技術を駆使した半導体装置の高密度化に適合す
る大型の半導体ウエハーの製法を提供するもので
ある。
形状変形の制御を同時に行うことができ、微細加
工技術を駆使した半導体装置の高密度化に適合す
る大型の半導体ウエハーの製法を提供するもので
ある。
このため本発明に於いては、該半導体ウエハー
裏面全面又は一部領域に選択的に該裏面結晶を蝕
刻した形態の溝を設ける。その後、前記半導体ウ
エハーの熱処理を行うとウエハー裏面が凹状に表
面が凸状に制御可能な形態で変形されると共に、
該ウエハー裏面に形成された溝領域に強い結晶応
力場が発生し、半導体装置を形成する半導体ウエ
ハー表面の結晶欠陥は、該裏面溝領域に捕獲さ
れ、無欠陥に近い結晶層がウエハー表面に生成さ
れる。
裏面全面又は一部領域に選択的に該裏面結晶を蝕
刻した形態の溝を設ける。その後、前記半導体ウ
エハーの熱処理を行うとウエハー裏面が凹状に表
面が凸状に制御可能な形態で変形されると共に、
該ウエハー裏面に形成された溝領域に強い結晶応
力場が発生し、半導体装置を形成する半導体ウエ
ハー表面の結晶欠陥は、該裏面溝領域に捕獲さ
れ、無欠陥に近い結晶層がウエハー表面に生成さ
れる。
次に実施例で以つて本発明の詳細な説明を行
う。以下シリコン単結晶ウエハーに本発明を適用
した場合について、第１図〜第３図を参照して説
明するが、他の半導体ウエハーの場合にも本発明
を適用すれば同様の効果が生じる。第１図（平面
図）及び第２図（断面図）に示すように、シリコ
ン単結晶ウエハー１１の裏面に、ホトレジスト技
術及びプラズマエツチング法、スパツターエツチ
ング法又は化学薬品エツチヤントによる化学的エ
ツチング法などを用いて同心円状に溝１２を形成
する。ここで該溝の深さ0.5μｍ〜数10μｍとし
更にその幅は0.5μｍ〜数mm、溝間隔は0.5μｍ
〜数mmとする。
う。以下シリコン単結晶ウエハーに本発明を適用
した場合について、第１図〜第３図を参照して説
明するが、他の半導体ウエハーの場合にも本発明
を適用すれば同様の効果が生じる。第１図（平面
図）及び第２図（断面図）に示すように、シリコ
ン単結晶ウエハー１１の裏面に、ホトレジスト技
術及びプラズマエツチング法、スパツターエツチ
ング法又は化学薬品エツチヤントによる化学的エ
ツチング法などを用いて同心円状に溝１２を形成
する。ここで該溝の深さ0.5μｍ〜数10μｍとし
更にその幅は0.5μｍ〜数mm、溝間隔は0.5μｍ
〜数mmとする。
次に前記ウエハー１１を窒素、アルゴン、ヘリ
ウム等の不活性ガス雰囲気中、温度400℃〜1200
℃で熱処理する。そうすると、第３図に示す如
く、前記ウエハー１１の裏面が凹状に、表面が凸
状に変形し、それぞれの溝１２の周囲１３近辺に
前述した強い結晶応力場が生じる。しかして当領
域が前記ウエハーの表面領域１４部に存在する結
晶欠陥の捕獲中心となる。
ウム等の不活性ガス雰囲気中、温度400℃〜1200
℃で熱処理する。そうすると、第３図に示す如
く、前記ウエハー１１の裏面が凹状に、表面が凸
状に変形し、それぞれの溝１２の周囲１３近辺に
前述した強い結晶応力場が生じる。しかして当領
域が前記ウエハーの表面領域１４部に存在する結
晶欠陥の捕獲中心となる。
又、本発明の如く、制御よく前記ウエハー裏面
を凹状に表面を凸状にすることで、ウエハー表面
の加工に必要なホトレジスト技術による集積回路
パターンの該ウエハー表面へのパターン転写が容
易となる。即ち、公知のホトレジスト技術に於け
るパターン転写は、ガラス板上に作画された集積
回路パターン原像を該ガラス板に対向して配置さ
れた半導体ウエハー表面に露光で焼き付ける方法
をとる。この時、鮮明像を前記ウエハー表面に焼
き付けるためには、平面状のガラス面に対し前記
ウエハーを平行にする必要が生じる。このため、
ウエハーを金属製のステージに吸着するが、この
時、前記ウエハー裏面が凸状に表面が凹状に変形
していると、ステージへの吸着が良好になされ
ず、パターン転写が困難となる。これは、転写パ
ターンがより微細化すると共により顕著となり、
ウエハー表面の微細加工が困難となる。これに対
し本発明の如く、半導体ウエハー裏面を凹状に表
面を凸状に変形しておくと、ステージへの吸着の
際、ウエハー周囲からの空気漏れがなく、良好な
吸着がなされ、微細ホトレジストパターンの転写
及びウエハー表面の微細加工が容易となる。
を凹状に表面を凸状にすることで、ウエハー表面
の加工に必要なホトレジスト技術による集積回路
パターンの該ウエハー表面へのパターン転写が容
易となる。即ち、公知のホトレジスト技術に於け
るパターン転写は、ガラス板上に作画された集積
回路パターン原像を該ガラス板に対向して配置さ
れた半導体ウエハー表面に露光で焼き付ける方法
をとる。この時、鮮明像を前記ウエハー表面に焼
き付けるためには、平面状のガラス面に対し前記
ウエハーを平行にする必要が生じる。このため、
ウエハーを金属製のステージに吸着するが、この
時、前記ウエハー裏面が凸状に表面が凹状に変形
していると、ステージへの吸着が良好になされ
ず、パターン転写が困難となる。これは、転写パ
ターンがより微細化すると共により顕著となり、
ウエハー表面の微細加工が困難となる。これに対
し本発明の如く、半導体ウエハー裏面を凹状に表
面を凸状に変形しておくと、ステージへの吸着の
際、ウエハー周囲からの空気漏れがなく、良好な
吸着がなされ、微細ホトレジストパターンの転写
及びウエハー表面の微細加工が容易となる。
本発明による半導体ウエハーの制御された形状
変形量及び結晶応力場の強さは、溝の深さの増
大、溝パターンの平面密度の増加と共に増大す
る。例えば、該溝の深さを１〜10μｍ、溝幅、間
隔を共に10〜100μｍ程度にする時、直径
100mm、厚さ500μｍのシリコン単結晶ウエハー
の変形曲率半径は100〜200mとなり、最大変形高
低差は20〜40μｍとなる。又この時、シリコン裏
面の一部領域には107〜108dyn／cm2のシリコン結
晶応力場が発生する。
変形量及び結晶応力場の強さは、溝の深さの増
大、溝パターンの平面密度の増加と共に増大す
る。例えば、該溝の深さを１〜10μｍ、溝幅、間
隔を共に10〜100μｍ程度にする時、直径
100mm、厚さ500μｍのシリコン単結晶ウエハー
の変形曲率半径は100〜200mとなり、最大変形高
低差は20〜40μｍとなる。又この時、シリコン裏
面の一部領域には107〜108dyn／cm2のシリコン結
晶応力場が発生する。
本発明に於いては、ウエハーの裏面の溝の平面
形状が同心円状に形成された場合について詳述し
たが、当平面形状が矩形、円形、等の他の形状の
場合にも上記実施例の場合と同様の効果がある。
形状が同心円状に形成された場合について詳述し
たが、当平面形状が矩形、円形、等の他の形状の
場合にも上記実施例の場合と同様の効果がある。
第１図〜第３図は本発明に於ける半導体ウエハ
ーの裏面処理方法と変形形状を示す平面図及び断
面図である。 １１…シリコン単結晶ウエハー、１２…前記ウ
エハーの裏面の溝、１３…溝の周囲、１４…シリ
コン単結晶ウエハーの表面。
ーの裏面処理方法と変形形状を示す平面図及び断
面図である。 １１…シリコン単結晶ウエハー、１２…前記ウ
エハーの裏面の溝、１３…溝の周囲、１４…シリ
コン単結晶ウエハーの表面。
Claims (1)
- １ 半導体単結晶ウエハーの裏面に所定形状にパ
ターニングされた溝を写真蝕刻法により形成する
工程と、前記ウエハーを熱処理して裏面が所定の
曲率半径をもつて凹状になるように制御変形せし
める工程と、前記ウエハーを露光装置のステージ
に吸着固定して露光するホトレジスト工程を含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9669980A JPS5721826A (en) | 1980-07-15 | 1980-07-15 | Manufacture of semiconductor single crystal wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9669980A JPS5721826A (en) | 1980-07-15 | 1980-07-15 | Manufacture of semiconductor single crystal wafer |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61013301A Division JPS61198637A (ja) | 1986-01-24 | 1986-01-24 | 半導体単結晶ウエハ−の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5721826A JPS5721826A (en) | 1982-02-04 |
| JPS6127900B2 true JPS6127900B2 (ja) | 1986-06-27 |
Family
ID=14172005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9669980A Granted JPS5721826A (en) | 1980-07-15 | 1980-07-15 | Manufacture of semiconductor single crystal wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5721826A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206431A (ja) * | 2008-02-29 | 2009-09-10 | Sumco Corp | シリコン基板とその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5938492U (ja) * | 1982-08-31 | 1984-03-10 | 富士通株式会社 | プラズマデイスプレイパネルの駆動回路 |
| JPS61198637A (ja) * | 1986-01-24 | 1986-09-03 | Nec Corp | 半導体単結晶ウエハ−の製法 |
| KR20030002847A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
1980
- 1980-07-15 JP JP9669980A patent/JPS5721826A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206431A (ja) * | 2008-02-29 | 2009-09-10 | Sumco Corp | シリコン基板とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5721826A (en) | 1982-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS609626A (ja) | ピンチャック及びその製法 | |
| KR20040095658A (ko) | 마스크, 마스크 블랭크, 그리고 이들의 제조 방법 | |
| JP2001028334A (ja) | Ｘ線用マスクのペリクルの構造およびその製造 | |
| US6054371A (en) | Method of manufacturing a semiconductor device by detachably mounting substrates to a holder board | |
| CN101369517A (zh) | 单片式晶片清洁工艺 | |
| JPH0235456B2 (ja) | ||
| US20080149597A1 (en) | Temperature Control Method for Photolithographic Substrate | |
| JP2904145B2 (ja) | 荷電ビーム描画装置用アパチャおよびその製造方法 | |
| JPH0345526B2 (ja) | ||
| JP4333107B2 (ja) | 転写マスク及び露光方法 | |
| KR20040095731A (ko) | 하전 입자선 노광용 마스크 및 그 제조 방법 | |
| JP2001007087A (ja) | 枚葉式プラズマアッシング装置 | |
| JP2003068615A (ja) | 転写マスクブランクス、その製造方法、転写マスク、その製造方法及び露光方法 | |
| JP2000348996A (ja) | ステンシルマスク、その製造方法、及びそれを用いた縮小投影露光方法 | |
| JPH0410739B2 (ja) | ||
| JPS5923104B2 (ja) | 軟ｘ線露光用マスクの製造方法 | |
| JP2007513493A (ja) | ウエハのエッチング技術 | |
| KR100249793B1 (ko) | 사파이어 투명 지지대를 사용한 뒷면 비아-홀 제작 방법 | |
| CN119584637A (zh) | Soi晶圆及其制备方法 | |
| JPH07140643A (ja) | アパーチャの製造方法 | |
| JP2005332844A (ja) | メンブレンマスク、これを用いたパターン処理方法、およびメンブレンマスクの製造方法 | |
| JPS6257103B2 (ja) | ||
| JP2639374B2 (ja) | Ｘ線露光マスクの製造方法 | |
| JP2998336B2 (ja) | 化合物半導体のエッチング方法および半導体構造の形成方法 | |
| JPS58500306A (ja) | スクリ−ンレンズアレ−板の製造方法 |