JPS61280773A - パルス幅制御方式インバ−タ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は安定化電源装置や無停電機能を持たせた電源装
置等に使用されるインバータ装置に関するものである。

さらに詳しく言うと、出力特性を改善したパルス幅制御
（ＰＷＭ：Ｐｕ１ｓｅ　　ＷｉｄｔｈＭｏｄｕｌａ口ｏ
ｎ　）方式のインバータ装置に関するものである。

〔従来の技術〕

従来、電子計算機用電源装置や放送用無停電電源装置な
どには、インバータ装置が広く使われている。

インバータ装置の出力電圧制御には種々の方式があるが
、その中でＰＷＭ　（パルス幅制御）方式を採用したも
のが、負荷の急変などの過度応答が速く、安定性に優れ
ている。

第３図は上記パルス幅制御方式インバータ装置を用いた
ＩＩ源装置の要部構成を示したものである。

図において１は交流入力の入力端子、２は交流入力を整
流する整流器、３は平滑用の直流フィルタ、４はインバ
ータ、５はインバータ制御部、ｄはインバータの駆動部
、７は交流フィルタ、８は出力端子、９は出力電圧検出
回路である。

出力電圧検出回路９は、交流フィルタ７を介して得られ
るインバータ装置の出力電圧の検出値とインバータ装置
の出力電圧設定値（基準電圧）を入力してその差（設定
値−検出値）をとり電圧指令信号を出力する誤差増幅器
９１を有している。

インバータ１ｉｌｌＩＩ１１部５は、上記電圧指令信号
と三角波信号を受けてインバータ４の制御用信号（スイ
ッチング１Ｉ）ＩＩ　部用Ｐ　Ｗ　Ｍ信号）を発生する
パルス発生回路５１と、制御基準となるクロック信号を
発生する発振器５２と、該発振器の出力を基準にして三
角波を発生する三角波発生回路５３とを備えて構成され
ている。

インバータ４は、スイッチングユニット■〜■（半導体
スイッチング素子（トランジスタ）ＴＲ。

フライホイールダイオードＦＤ）を用いて構成されてお
り、上記インバータ制御部５の出力が駆動部６で増幅さ
れて与えられ、出力電圧変動に応じてそれを設定値に近
づけるようにパルス幅が変えられた複数のパルスの列を
出力する。

上記インバータの出力波形の一例を示すと第４図（ａ　
）に示したようになっている。このイどバータ出力は交
流フィルタ７を通すと第４図（ｂ　）のような正弦波交
流出力となる。

なお、第４図では正弦波の半周期Ｔ／２を５つの幅変￥
Ｉ（ＰＷＭ）されるパルスで構成し、各パルスの幅は例
えば０，５．　０．８７．　１．０．　０．８７゜０．
５と定め、その比を常に一定に保った場合を示している
。このパルス幅比を一定に保って制御するものを電比制
御と呼ぶ。

上記半周期Ｔ／２に含ませるパルスの数や各パルスの幅
の比の選び方は色々あるが、いずれも交流フィルタ７を
通した時に低次高調波を含まない奇麗な正弦波が得られ
るように選択が行なわれている。なお、パルスの数を多
くした方が出力波形が奇麗になるし、出力電圧変動に対
する応答が早くなる。そしてインバータ装置として一度
決めたパルス数やパルス幅比は固定され、出力電圧変動
に対しては各パルス幅を足止で制御して安定化をはかつ
ている。

第５図はインバータ制御部で発生する制御信号とインバ
ータの動作の関係を示す図である。

インバータのスイッチング制御用ＰＷＭ信号を発生させ
る方法は周知の技術であり、第５図に示したように三角
波（搬送波）と正弦波（変調波）との交点でインバータ
の制御信号を発生させている。この制御信号によってイ
ンバータの半導体スイッチング素子がオン・オフして出
力（幅変調されたパルス列）が得られる。

なお′、図中の■〜■は、第３図中のスイッチングユニ
ット■〜■〔各ユニットはトランジスタＴＲ，フライホ
イールダイオードＦＤで構成されている〕に与えられる
制御信号であり、これによって各素子が通電する。

〔解決しようとする問題点〕

上述したように、インバータ装置は出力電圧の安定化を
はかるだけでなく、出力波形が奇麗な正弦波になるよう
に配慮されている。しかしながら、幅変１（ＰＷＭ）さ
れたパルス列を出力するインバータは、その構成要素で
ある半導体スイッチング素子のオン・オフ動作の遅れ（
スイッチング遅れ＝２〜１０μＳ！！！ｉ！度）や、イ
ンバータ制御部からスイッチングユニットに至るまでの
系の遅れ等があるため、制御信号が理想的な正弦波を作
るように制御していても、実際の出力は第５図に示した
ようにパルス出力が遅れたり、その幅が所望の値になら
ずパルス幅比がくずれたりしてしまう。

従って出力されたパルス列を交流フィルタに通しても、
位相がずれたり歪んだ正弦波しか得られないという問題
がある。また、その歪を取り除くためには交流フィルタ
の構成素子に容量の大きいものを用いる必要があり、回
路が大形化するという問題がある。

本発明は上記の問題点を解消するためになされたちで、
インバータが出力する各パルスに時間遅れや、所望のパ
ルス幅からずれが生じないようにしたパルス幅ｌ制御方
式インバータ装置を提供することを目的とするものであ
る。

〔問題点を解決するための手段〕

上記の目的を達成するために、本発明においては、イン
バタ制御部があらかじめインバータの動作遅れを見込ん
で補正を加えた制御信号を出力するようにした。すなわ
ち、本発明のインバータ制御部は、制御の中枢をなしパ
ルス幅制御信号を出力する中央処ｙ！！装置（以下「Ｃ
ＰＵ」と言う。）と、インバータの動作遅れを補正し理
想的波形を作るカウント値（各パルス幅、スペース幅を
規定するカウント数）データ及び出力電圧の高・低に対
応しそれを補正するための補正量を加えた理想的波形を
作るカウント値データを記憶した記憶装置と、出力電圧
検出部からの出力情報をサンプリングしてディジタル信
号に変換するＡ／Ｄ変換器と、制御基準となるクロック
信号を発生する発振器と、上記りＯツク信号をカウント
するカウンタと、該カウンタの出力と上記Ａ／Ｄ変換器
からの出力情報により上記ＣＰＵが読出した記憶装置か
らのデータを比較し両者が一致した時に一致信号を上記
ＣＰＵに出力するコンパレータを具備して構成した。そ
して上記ＣＰＵは、上記コンパレータが一致信号を出力
した時にそのタイミングを基準にして記憶装置の記憶デ
ータを基にパルス幅制御信号を発生し、インバータの運
転制御を行なうようにした。

（作用） 上述したように本発明は、パルス１制御信号の発生手段
にコンピュータ（マイクロコンピュータ）を用いており
、インバータの動作遅れを見込んであらかじめ計算して
求めたカウント値データを記憶装置に記憶させておいた
ものを使用して、インバータの運転１１Ｊｍを行りてい
る。従って、インバータの出力は時間遅れなくパルス幅
も所望の値のものが得られるので、それを交流フィルタ
に通せば理想的な正弦波出力にすることができる。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の全体構成を示すブロック図である。図
において、前出のものと同一符号のものは同−又は均等
部分を示すものとし、その部分の説明は省略する。１０
が本発明によって構成されたインバータ制御部であり、
２０は出力電圧検出部である。

インバータ制御部１０は、中央処理装置（ＣＰＵ）１１
と、任意アクセスメモリ（ＲＡＭ）１２と、読出し専用
メモリ＜ＲＯＭ）１３と、出力情報（出力電圧検出値）
をＣＰＵに与えるＡ／Ｄ変換器１４と、りＯツク信号を
発生する発振器１５と、クロック信号をカウントするカ
ウンタ１６と、カウンタ１６の出力とＡ　、／　Ｄ変換
器１４からの出力情報によりＣＰＵ１１が読出したＲＯ
Ｍ１３からのデータとを比較し両者が一致した時に一致
信号を出力するコンパレータ１７を有して構成されてい
る。

ＲＯＭ１３はＣＰＵ１１の制御プログラムの他に、イン
バータが常に所定の電圧で理想的な正弦波を出力するよ
うにあらかじめ計算により求めたカウント値データ（第
５図に示した三角波と正弦波の交点位置のデータ）を記
憶している。このカウント値データは、従来問題となっ
ていたスイッチング遅れや系の遅れを見込んで補正を加
えたものである。

出力電圧検出部２０はインバータ装置の出力電圧を検出
する出力電圧検出回路２１と、その検出信号を整流する
整流回路２２を備えており、インバータ制御部１０のＡ
／Ｄ変換器１４に出力情報を与える役割をはたしている
。

ＣＰＵｌｌはＡ／Ｄ変換器１４を介して与えられた出力
情報に基づきＲＯＭ１３からカウント値データを取り出
して、コンパレータ１７に与えている。コンパレータ１
７にはＲＯＭ１３より順次更新したデータが設定され、
その設定値とカウンタ１６のカウント値が比較される。

コンパレータ１７が一致信号を出力した時に、ＣＰＵ１
１はそのタイミングでインバータの制御信号を出力する
。

第２図は上記本発明によるインバータ制御部が出力した
■〜■のインバータ制御信号とインバータのスイッチン
グユニット■〜■が実際に動作するタイミングの関係を
示したものである。

第２図では■と■のトランジスタＴＲが通電する場合で
あり、図に見られるようにＩＩＩｗ信号は遅れ時間に対
する補正が加えられているので、実際に出力する本発明
のＰＷＭパルスは理想のものと合致している。なお、制
御信号には短絡防止余裕時間も設けてあり、■と■のト
ランジスタを同時に通電している時に■と■のトランジ
スタが完全にオフし、■と■のトランジスタを同時に通
電する時（図示は省略）には■と■のトランジスタが完
全にオフ状態になっているように制御が行なわれている
。

〔効果） 以上説明したように、本発明のパルス幅制御方式インバ
ータ装置では、スイッチング遅れや系の遅れ分をインバ
ータ制御部で補正しており、補正したタイミングで制御
信号を出力しているので、正確なパルス幅比の正弦波Ｐ
ＷＭ出力が得られる。

従って交流フィルタの構成素子の容量を大きくしなくて
も、奇魔な正弦波出力が得られる。

【図面の簡単な説明】

第１図は本発明の全体構成を示すブロック図、第２図は
本発明によるインバータ制御信号とスイッチングユニッ
ト■〜■の動作の関係説明図、第３図は従来の装置の全
体構成を示すブロック図、第４図（ａ）及び（ｂ　）は
パルス幅ｔｌＩＪｗ方式インバータ装置の出力波形の説
明図、第５図はインバータ制御部で発生する制御信号と
インバータの動作の関係説明図である。 ４・・・・・・インバータ、 ７・・・・・・交流フィルタ、 １ｏ・・・・・・インバータ制御部、 １１・・・・・・中央処理装置（ＣＰＵ）、１３・・・
・・・読出し専用メモリ（ＲＯＭ）、１４・・・・・・
Ａ／Ｄ変換器、 １５・・・・・・発振器、 １６・・・・・・カウンタ、 １７・・・・・・コンパレータ、 ２０・・・・・・出力電圧検出部。

Claims (1)

1. 【特許請求の範囲】 １、インバータと、該インバータが出力する幅変調（Ｐ
   ＷＭ）された複数のパルスの列を正弦波に整形する交流
   フィルタと、該交流フィルタを介して得られるインバー
   タ装置の出力電圧を監視する出力電圧検出部と、該出力
   電圧検出部が検出した出力情報に基づき出力電圧が所定
   の値に保たれるように上記インバータを制御するパルス
   幅制御信号を発生するインバータ制御部を備えてなるイ
   ンバータ装置であって、 上記インバータ制御部は、制御の中枢をなしパルス幅制
   御信号を出力する中央処理装置（以下「ＣＰＵ」と言う
   。）と、インバータの動作遅れを補正し理想的波形を作
   るカウント値データ及び出力電圧の高・低に対応しそれ
   を補正するための補正量を加えた理想的波形を作るカウ
   ント値データを記憶した記憶装置と、上記出力電圧検出
   部からの出力情報をサンプリングしてディジタル信号に
   変換するＡ／Ｄ変換器と、制御基準となるクロック信号
   を発生する発振器と、上記クロック信号をカウントする
   カウンタと、該カウンタの出力と上記Ａ／Ｄ変換器から
   の出力情報によりＣＰＵが読出した記憶装置からのデー
   タを比較し両者が一致した時に一致信号をＣＰＵに出力
   するコンパレータを具備して構成したものであり、 上記ＣＰＵは、上記コンパレータが一致信号を出力した
   時にそのタイミングを基準にして記憶装置の記憶データ
   を基にパルス幅制御信号を発生しインバータの運転制御
   を行なうことを特徴とするパルス幅制御方式インバータ
   装置。