JPS61285539A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分蝉〕 本発明は情報処理装置に関し、特にパイプライン制御方
式の情報処理装置に関する。

〔従来の技術〕

従来、この種の情報処理装置では、パイプラインのステ
ージ数は少なく、ハードウェアによる例外情報のステー
ジ管理は必要なかった。

〔発明が解決しようとする問題点〕

しかしながら、近年、クロックサイクルの高速化に伴っ
てパイプラインのステージ数を増加すると、命令とこの
命令の例外情報との同期がとれなくなり例外情報の管理
ができなくなるという問題が発生してきた。このため、
この問題を解決し。

効率よく例外割出制御を行う情報処理装置の出現が要請
されていた。

〔問題点を解決するための手段〕

このような問題点を解決するために本発明は、例外情報
を検出する先行制御ユニットと、この先行制御ユニット
の指示により動作しうる制御記憶ユニットと、演算例外
を検出する演算ユニットと、先行制御ユニットと演算ユ
ニットから報告される例外情報をコード化し、このコー
ド化した例外情報をステージ管理し、制御記憶ユニット
の例外処理ルーチンを起動する例外割出制御ユニットと
を設けるようにしたものである。

〔作用〕

本発明においては、パイプラインのステージ数を増加し
ても、命令とこの命令の例外情報との同期をみだすこと
がない。

〔実施例〕

次に本発明に係わる情報処理装置の一実施例について図
面を参照して詳細に説明する。第１図はその一実施例を
示す系統図である。第１図において、１は先行制御ユニ
ット、２は制御記憶ユニット、３は演算ユニット、２０
は制ｉ記憶、２１はアドレスレジスタ、２２は制御記憶
レジスタ、４０．４１はエンコーダ、５０〜５８はレジ
スタ、６０．６１は選択器、７０はフリップフロップ、
１００〜１０２，２００，２０１，２１０，２２０．３
００．４００〜４０２，４１０，４１１゜５００．５０
１，５１０，５１１，５２０，５２１．５３０，５３１
，５４０，５４１．５５０〜５５２．５６０〜５６２，
５７０，５７１．５８０．６００，６１０．７００は信
号線である。

先行制御ユニット１．制御記憶ユニット２．演算ユニッ
ト３および例外割出制御ユニットは、それぞれ、時間的
にずらして一連の複数の命令を重なるように処理してい
くパイプライン方式で構成されている。上記例外割出制
御ユニットは、先行制御ユニット１．制御記憶ユニット
２．演算ユニット３の枠外に描かれている機能を有する
ユニットである。

第１図に示すように、パイプラインのステージは、上段
のステージから順に、Ａステージ、Ｂステージ、Ｃステ
ージ、Ｄステージ、Ｅステージ。

Ｆステージ、Ｃステージ、Ｈステージの８ステージから
構成される。

先行制御ユニット１は、命令のフェッチ、この命令の解
読、この命令のオペランドフェッチ、この命令の命令フ
ェッチとオペランドフェッチに関する例外の検出を行い
、検出した例外を信号線１０２を介して例外割出制御ユ
ニットに報告する。

また先行制御ユニット１は、制御記憶ユニット２に格納
されている上記命令に対応する１ステツプまたは複数の
ステップから成るマイクロプログラムの第１ステツプの
アドレスを信号線１００を介して選択器６０に供給し、
選択器６０の選択信号Ｓ１を信号線１０１を介して送出
し、選択器６０で上記マイクロプログラムの第１ステツ
プのアドレスを選択し、信号線６００を介して制御記憶
ユニット２のアドレスレジスタ２１に与えることにより
、上記命令に対応するマイクロプログラムを起動する。

先行制御ユニット１はＡステージの前のステージとＡス
テージとＢステージとを占有し、信号線１００を介して
選択器６０に与える命令に対応するマイクロプログラム
の第１ステツプのアドレスと信号線１０１を介して送出
する選択器６０の選択信号Ｓ１とはＡステージの前のス
テージに存在し、信号線１０２を介して報告する例外検
出信号はＢステージに存在する。

制御記憶ユニット２は、複数のマイクロ命令を格納する
制御記憶２０とこの制御記憶２０のアドレスを保持する
アドレスレジスタ２１と制御記憶２０に格納されている
マイクロ命令を受けて演算ユニット３を制御する制御記
憶レジスタ２２とから構成される。選択器６０は命令起
動時または例外割出時板外は通常制御記憶２０に格納さ
れているマイクロ命令の分岐先アドレスを信号線２０１
を介して選択し、信号線６００を介してアドレスレジス
タ２１に供給する。アドレスレジスタ２１は選択器６０
で選択されたアドレスを信号線６００を介して受け、制
御記憶２０に信号線２１０を介してアドレスを与える。

制御記憶レジスタ２２はアドレスレジスタ２１の保持す
るアドレスに対応するマイクロ命令の分岐先アドレス以
外を信号線２００を介して受け、信号線２２０を介して
演算ユニット３を制御する。制御記憶ユニット２はＡス
テージとＢステージを占有する。アドレスレジスタ２１
と制御記憶２０はＡステージ、制御記憶レジスタ２２は
Ｂステージに存在する。

演算ユニット３は信号線２２０を介して制御記憶ユニッ
ト２の制御記憶レジスタ２２が保持する制御信号により
演算を実行し、演算によって検出した例外を信号ｖＡ３
００を介して例外割出制御ユニットに報告する。演算ユ
ニット３はＣステージ、Ｄステージ、Ｅステージ、Ｆス
テージの４つのステージを占有し、演算によって発生し
た例外は信号線３００をかいしてＦステージで報告され
る。

先行制御ユニット１で検出した例外は信号線１０２を介
してエンコーダ４０に報告される。エンコーダ４０はプ
ライオリティエンコーダで先行制御ユニット１で検出し
た例外をプライオリティをとってコード化し、例外検出
信号を発生する機能をもつ。ここで例外検出信号を例外
代表と称する。

先行制御ユニット１で検出した例外はこのエンコーダ４
０によって先行制御ユニット１検出例外代表と例外コー
ドに変換され、それぞれ、信号線４００と４０１を介し
てレジスタ５０に報告される。

レジスタ５０〜５４は先行制御ユニット１検出例外代表
と例外コードをパイプラインのステージに対応して持ち
回るレジスタで、レジスタ５０〜５４はそれぞれＣステ
ージ、Ｄステージ、Ｅステージ、Ｆステージ、Ｇステー
ジ上に存在する。先行制御ユニット１検出例外代表２例
外コードを保持するレジスタ５０〜５４と選択器６１と
はそれぞれ信号線５００と５０１，５１０と５１１．５
２０と５２１．５３０と５３１．５４０と５４１を介し
て接続しである。

演算ユニット３で検出した例外は信号線３００を介して
エンコーダ４１に報告される。エンコーダ４１はプライ
オリティエンコーダで、演算ユニット３で検出した例外
をプライオリティをとってコード化し、例外検出信号を
発生する機能をもつ。

ここでも例外検出信号を例外代表と称する。演算ユニッ
ト３で検出した例外はこのエンコーダ４１によって演算
ユニット３検出例外代表と例外コードに変換され、それ
ぞれ、信号線４１０と４１１を介してレジスタ５５に報
告される。レジスタ５５は演算ユニット３検出例外代表
と例外コードを受けるレジスタでＧステージ上に存在す
る。

選択器６１はレジスタ５４と５５とをそれぞれ信号線５
４１と５５１を介して接続してあり、レジスタ５４の保
持する例外代表によって信号線５４０を介して選択され
る。選択器６１で選択した例外コードは信号線６１０を
介してレジスタ５７に与えられる。またレジスタ５４と
５５の例外代表は論理和をとり、信号線５５２を介して
レジスタ５６．５７に与えられる。

レジスタ５６はＨステージ上のレジスタで、レジスタ５
６の例外代表は信号線５６０を介して選択器６０の選択
信号ＳＯとなり、選択器６０が例外処理を行う複数のマ
イクロ命令から成るマイクロプログラムの第１ステツプ
のマイクロ命令のアドレスを選択するよう指示し、この
選択されたアドレスをアドレスレジスタ２１に設定する
。またレジスタ５６の例外代表はレジスタ５８の入力信
号ともなる。

レジスタ５７もＨステージ上のレジスタで、信号線５５
２．６１０を介して、例外代表と選択器６１によって選
択された例外コードを受ける。レジスタ５７の例外代表
は信号線５７０を介してレジスタ５７自身のホールド信
号となる。またレジスタ５７の例外コードは信号線５７
１を介して選択器６０に接続してあり、例外コードに対
応する例外処理マイクロプログラムの第１ステツプのマ
イクロ命令のアドレスをアドレスレジスタ２１に与えら
れるよう接続しである。

レジスタ５８はレジスタ５６の例外代表を信号線５６０
を介して受は取り、さらに、信号線５８０を介してレジ
スタ５６の例外代表がアドレスレジスタ２１に設定した
例外コードに対応する例外処理を行うマイクロプログラ
ムの第１ステツプのアドレスに対応するマイクロ命令を
制御記憶レジスタ２２に設定する。フリップフロップ７
０は制御記憶ユニット２の動作の有効、無効を示すフリ
ップフロップで、「１」の状態で有効、「０」の状態で
無効を示すものである。

次に先行制御ユニット１または演算ユニット３で例外が
検出され、例外割出制御を行う時の動作を第１図、第２
図、第３図を参照して説明する。

第２図、第３図は例外割出制御を示すタイムチャートで
あり、第２図は先行制御ユニット１で検出した例外割出
を示すものであり、第３図は演算ユニット３で検出した
例外割出を示すものである。

第１図において、先行制御ユニット１で検出した例外は
Ｂステージで信号線１０２を介して例外割出制御ユニッ
トのエンコーダ４０に報告される、ここで先行制御ユニ
ット１で検出する例外の要因数は簡略のために８要因と
する。したがつて信号線１０２は８本必要となる。先行
制御ユニット１検出例外要因数は８であるから、エンコ
ーダ４０は、８要因のプライオリティをとり３ビツトの
コードに変換し８要囚の論理和をとる機能を有する。こ
こで８つの先行制御ユニット１検出例外要因をそれぞれ
プライオリティの高い順にＰ０〜Ｐ？と称し、エンコー
ダ４０の検出する例外検出信号（例外代表）をＶ、とす
ると、 Ｖ１＝Ｐｏ＋Ｐ、＋Ｐ１＋Ｐｓ＋Ｐａ＋Ｐｓ＋Ｐｉ＋Ｐ
ｔである。ここで＋は論理和を示す。エンコーダ４０の
発生する例外コードは８要因を表現できればよいから３
ビツトのコードとなる。この３°ビツトのコードＣ６゜
〜Ｃａｔと例外要因Ｐ。−Ｐ？と例外代表Ｖ、との関係
は次頁の表１の真理値表で表わされる。

エンコーダ４０で先行制御ユニット１の例外要因を検出
すると、例外代表■、でセット状態「１」のフリップフ
ロップ７０をリセット状態「０」にする。フリップフロ
ップ７０は制御記憶ユニット２の有効状態を示すもので
、フリップフロップ７０がリセットされると、制御記憶
ユニット２は無エンコーダ４０で生成された例外代表Ｖ
、と例外コードｃｖ、ｏ””ｃａｔはレジスタ５０に送
られる。

第２図のタイムチャートで示すように、以後レジスタ５
１〜５４にクロックサイクルに対応して順次伝達されて
いく。この順次伝達されてい（信号を各レジスタ５０〜
５４に対応して、それぞれ、例外代表ビットはＶ　ｃ、
　Ｖ　Ｄ、　Ｖ　ｔ、　Ｖ　Ｆ、　Ｖ　Ｇｏ、例外コー
ドはＣｃ０〜ｃｃ！、Ｃ１，。〜ＣＤｔ、ｃＥ０〜ｃｏ
。

ＣＦ６〜Ｃ，ｔ、Ｃ，。。〜Ｃ，。２と称する。保持し
伝達する信号の内容を次に示す。ただしＲＧはレジスタ
を表わす。

ＲＧ５０：匡］Ｉｉ亘■！Ｆ、ＣステージＲＧＲＧ５１
　：　Ｖｎ　Ｃｌ１６ＣＤＩＣコ、ＤステージＲＧＲＧ
　５２　：　Ｖｔ　ＣｔｏＣｔ＋Ｃｔｔ　、　Ｅステー
ジＲＧＲＧ５３　：　ＶＦ　ＣＦＯＣＦＩＣ聞、Ｅステ
ー’）ＲＧＲＧ５４　：　ＶｃｏＣｃｏｏ　Ｃｃ、ｏＩ
ＣＧＯ！　　、ＧステージＲＧ第２図でａ　ｗ　ｄは命
令またはマイクロ命令ステップが、あるステージまたは
レジスタ上に存在することを表わしている。ａは例外を
発生せず順次上段のステージから下段のステージへとパ
イプラインを流れていく。ｂはａに後続する命令または
マイクロ命令ステップであり、例外を発生し、例外割出
制御を受ける。第２図でｂが順次Ａステージからパイプ
ラインを流れてきて、Ｂステージ上で先行制御ユニット
１により例外が報告され、第１図のエンコーダ４０で例
外代表Ｖｌと例外コードＣｌ。〜Ｃａｔが生成され、第
２図のクロックｔ４でフリップフロップ７０をリセット
すると共に、例外代表ｖｌｌと例外コードＣＩＯ〜ｃ！
ｌ！をレジスタ５０に伝達する。レジスタ５０が保持す
る例外１表ｖｃと例外コードＣ６゜〜ＣＣｔはクロック
ｔ、〜ｔ、に同期して順次レジスタ５１．５２．５３゜
５４とステージを進む。レジスタ５４が保持す４例外代
表ＶＧ（１と例外コードＣＧ＋１゜〜Ｃ６゜２は選択２
６１で例外代表ｖ０゜によって選択される。

また第１図の演算ユニット３で検出した例外番：Ｆステ
ージで信号線３００を介して例外割出制御ユニットのエ
ンコーダ４１に報告される。ここ１演算ユニツト３で検
出する例外の要因数は簡略Ｃため先行制御ユニット１で
検出する例外要因数２同じ８要因とする。したがって信
号線３００は１本必要となる。演算ユニット３検出例外
要因数番：８であるから、エンコーダ４１は、８要因の
プ；イオリティをとり３ビツトのコードに変換し８１囚
の論理和をとる機能を有する。ここで８つの６算ユニッ
ト３検出例外要因をそれぞれブライオ「。

ティの高い順にＩ０〜Ｉｔと称し、エンコーダ４］の検
出する例外検出信号（例外代表）を■１とすると、 ｅ　　　Ｖｘ＝　ＩＯ＋　Ｉ　＋＋　Ｉｚ＋　１３＋　
１４＋　ｌ、＋　ｌ、＋　１．ｔである。ここで＋は論
理和を示す。エンコーダ４１の発生する例外コードは８
要囚を表現できればし　　よいから３ピントのコードと
なる。この３ビツト１　　のコードＣ１゜〜Ｃ＋Ｚと例
外要因１０〜■７と例外代表ｖ１との関係は表２の真理
値表で表わされる。

良 ぎ エンコーダ４１で演算ユニット３の例外要因を検出する
と、例外代表Ｖ、でセット状ａ（ｒｌＪ）のフリップフ
ロップ７０をリセット状態（ｒＯＪ）にする。ここでは
先行制御ユニット１で例外は検出されずフリップフロッ
プ７０はセント状態であったものとする。

エンコーダ４１で生成された例外代表■１と例外コード
ＣＩＯ〜Ｃ＋Ｚはレジスタ５５に送られる。

第３図のタイムチャートで示すようにクロックｔ。

でレジスタ５５に確定する。レジスタ５５が保持する例
外代表をＶ　Ｇ　ｌ　＋例外コードをＣ０゜〜ＣＧＩｔ
と称する。保持し伝達する信号の内容を次に示す。

ただしＲＧはレジスタを表わす。

ＲＧ　５５　：　ＶａＩＣ６１（Ｉ　ＣＧＩ。Ｃ，，２
、ｃステージＲＧ第３図でａ　ｗ　ｈは命令またはマイ
クロ命令ステップが、あるステップまたはレジスタ上に
存在することを表わしている。ａは例外を発生せず順迭
上段のステージから下段のステージへとパイプラインを
流れていく。ｂはａに後続する命令またはマイクロ命令
ステップであり、演算例外を発生し、例外割出制御を受
ける。第３図でｂが順次Ａステージからパイプラインを
流れてきて、Ｆステージ上において演算ユニット３によ
り例外が報告され、第１図のエンコーダ４１で例外代表
Ｖ、と例外コードＣ１゜〜Ｃ＋Ｚが生成され、第３図の
ｔ、でフリップフロップ７０をリセットすると共に、例
外代表■１と例外コードＣ１１１〜Ｃ１□をレジスタ５
５に伝達する。レジスタ５５が保持する例外代表ＶＯＩ
と例外コードＣＧ　Ｉ。〜Ｃ６゜は選択器６１で選択さ
れる。

選択器６１は、先行制御ユニット１で検出しエンコーダ
４０でコード化した例外コードと演算ユニット３で検出
しエンコーダ４１でコード化した例外コードとを選択し
識別する機能をもつ。選択器６１の選択信号をＳとすれ
ば、 である。ここで選択信号Ｓはレジスタ５４が保持する例
外代表ｖＧ０である。即ちＳ＝Ｖ。。である。

選択器６１は３ビツトと３ビツトのコードを識別するた
め４ビツトの出力を有する。この４ビツトの最上位ビッ
トは先行制御ユニット１検出例外と演算ユニット３検出
例外とを識別するビットで、「０」のとき先行制御ユニ
ット１検出例外、「１」のとき演算ユニット３検出例外
とする。選択器６１が出力する４ビツトの例外コードを
００〜Ｃ３と称する。選択器６１の出力する４ビツトの
例外コードＣ０〜Ｃ５と先行制御ユニット１の検出する
例外要因Ｐ０〜Ｐ７と演算ユニット３の検出する例外要
因１０〜Ｉ７との関係を次頁の表３に示す。

選択器６１が出力する４ビツトの例外コードＣ０〜Ｃ１
は信号線６１０を介してＨステージ上のレジスタ５７に
与えられる。レジスタ５４の保持する例外代表ｖ６゜と
レジスタ５５の保持する例外代表Ｖａ＋は論理和をとり
レジスタ５７の例外代表ｖＨとレジスタ５６の入力信号
となる。保持し伝達する信号の内容を次に示す。ただ“
しＲＧはレジスタ。

を表わす。

ＲＧ　５７　：　Ｖｎ　ＣＨＯＣＭＩ　ＣｕｚＣＨ３，
ＨステージＲＧレジスタ５７の保持する例外代表ｖＨは
レジスタ５７自身のホールド信号であり、例外代表Ｖ、
と例外代表コードＣＨ０〜ＣＨ！を保持しつづける。例
外コードＣＭ。は例外処理を行うマイクロプログラムの
第１ステツプのアドレスとなる。すなわち、１６通りの
例外処理マイクロプログラムを起動することができる。

レジスタ５７のホールド信号をＨ５’ｌとすると、Ｈｓ
ｔ＝ＶＨ である。ここでレジスタ５７をホールドするのは例外コ
ードの履歴を残すためである。

レジスタ５６は１ビツトのＨステージ上のレジスタで、
このレジスタ５６の保持する信号を８５゜とする。保持
し伝達する信号の内容を次に示す。

レジスタ５６　：Ｉ■１）、Ｈステージレジスタレジス
タ５６が保持する信号ＳＳ＆は、選択器６０が選択する
例外コードに対応した例外処理を行うマイクロ命令ルー
チンの第１ステツプのマイクロ命令語のアドレス００〜
Ｃ１を選ぶよう指示し、このアドレスを制御記憶ユニッ
ト２のアドレスレジスタ２１に与え、またレジスタ５８
の入力信号ともなる。

レジスタ５８は１ビツトのＡステージ上のレジスタで、
このレジスタ５８の保持する信号を３５１とする。保持
し伝達する信号の内容を次に示す。

レジスタ５８　：［、Ａステージレジスタレジスタ５８
が保持する信号ＳＳＭは、アドレスレジスタ２１が保持
する例外コードに対応した例外処理を行うマイクロ命令
ルーチンの第１ステツプのマイクロ命令のアドレスに対
応するマイクロ命令を制御記憶レジスタ２２に与え、第
２ステツプのマイクロ命令のアドレスをアドレスレジス
タ２１に与えると共に、リセット状態のフリップフロッ
プ７０をセット状態にし、制御記憶ユニット２を有効と
し、例外処理マイクロ命令ルーチンを起動し、例外処理
を行う。

フリップフロップ７０の保持する信号は制御記憶ユニッ
ト２の有効、無効状態を示し、「１」で有効状態、「０
」で無効状態である。この信号をｒＶＪと称する。フリ
ップフロップ７０のリセット信号をＲ３Ｔとすると、 Ｒ５Ｔ＝Ｖ、＋Ｖ。

であり、例外が検出されるとリセットされる。またフリ
ップフロップ７０のセット信号を特徴とする特許 ５ＥＴ＝Ｓｓａ である。制御記憶レジスタ２２に例外処理を行う第１ス
テツプのマイクロ命令が確定すると同時にフリップフロ
ップ７０はセットされる。

レジスタ５０〜５６．５８のホールド信号は常にｒＯＪ
で、０クランプしである。アドレスレジスタ２１のホー
ルド信号ＨｔＩは、 Ｈｚｔ＝　Ｖ　＋　Ｓｓｈ＋　Ｓｓｓ である。制御記憶レジスタ２２のホールド信号Ｈは、 Ｈｔｚ＝Ｖ＋Ｓｓｓ である。

選択器６０の選択信号をＳｏ、３１とすると、次表のよ
うになる。

先行制御ユニット１から信号線１０１を介して送出され
る命令に対応する第１ステツプのマイクロ命令のアドレ
スを選択指示する信号をｒＦＪとすると、 Ｓ　Ｏ＝　Ｓ　ｓｈ ｌ−Ｆ である。

上記表示で示しているｓｏ、５ｔ＝ｏ、ｏのときの分岐
先アドレスとは、アドレスレジスタ２１が保持するマイ
クロ命令アドレスに対応する制御Ｉｔ　　記憶２０に格
納されているマイクロ命令の分岐先アドレスで、ＳＯ，
５１＝０．１のときの命令第１アドレスとは、先行制御
ユニット１が制御記憶ユニット２に送出する命令に対応
するマイクロ命令の第１ステツプのアドレスであり、Ｓ
Ｏ，５ｌ−１，０の例外処理第１アドレスとは、例外処
理を行うマイクロプログラムの第１ステツプのマイクロ
命令のアドレスであり固定値である。

第２図、第３図のアドレスレジスタ２１のＥＸＯ〜ＥＸ
２は例外処理を行うマイクロ命令のアドレスを示してい
る。

〔発明の効果〕

以上説明したように本発明は、例外情報を検出する先行
制御ユニットと、この先行制御ユニットの指示により動
作しうる制御記憶ユニットと、演算例外を検出する演算
ユニットと、先行制御ユニットと演算ユニットから報告
される例外情報をコード化し、このコード化した例外情
報をステージ管理し、制御記憶ユニットの例外処理ルー
チンを起動する例外割出制御ユニットとを設けることに
より、クロックサイクルの高速化に伴ってパイプライン
のステージ数を増加しても、命令とこの命令の例外情報
との同期を乱すことなく例外情報を管理し、効率よく例
外のコードに対応した例外処理を行うマイクロプログラ
ムを起動し、例外処理ができる効果がある。

【図面の簡単な説明】

第１図は本発明に係わる情報処理装置の一実施例を示す
系統図、第２図は先行制御ユニットで例外を検出した時
の例外割出制御を示すタイムチャート、第３図は演算ユ
ニットで例外を検出した時の例外割出制御を示すタイム
チャートである。 ｌ・・・・先行制御ユニット、２・・・・制御記憶ユニ
ット、３・・・・演算ユニット、２ｏ・・・・制御記憶
、２１・・・・アドレスレジスタ、２２・・・・制御記
憶レジスタ、４０．４１・・・・エンコーダ、５０〜５
８・・・・レジスタ、６０．６１・・・・選択器、７０
・・・・フリップフロップ、１００−１０２．２００，
２０１゜２１０．２２０，３００，４００〜４０２，４
１０．４１１，５００，５０１，５１０，５１１゜５２
０．５２１，５３０，５３１，５４０，５４１．５５０
〜５５２．５６０〜５６２，５７０゜５７１．５８０，
６００，６１０．７００・・・・信号線。

Claims (1)

【特許請求の範囲】
1. 命令の同じサイクルが重複しないように時間的にずらし
   て一連の複数の命令を重なるように処理していくパイプ
   ライン制御方式の情報処理装置において、命令のフェッ
   チ、この命令の解読、この命令のオペランドフェッチ、
   この命令の命令フェッチとオペランドフェッチに関する
   例外の検出を行う先行制御ユニットと、この先行制御ユ
   ニットの指示により動作しうる制御記憶ユニットと、こ
   の制御記憶ユニットによって制御され演算を実行し、そ
   の演算により発生する演算例外を検出する演算ユニット
   と、前記先行制御ユニットと演算ユニットから報告され
   パイプラインの複数のステージで検出される例外情報を
   コード化し、このコード化した例外情報をステージ管理
   し、前記コード化した例外情報を前記制御記憶ユニット
   を構成する制御記憶のアドレスの一部として使用し、前
   記例外情報に対応する制御記憶ユニットの複数のマイク
   ロ命令から成る例外処理ルーチンを起動する例外割出制
   御ユニットとを備え、効果的な例外処理を行うことを特
   徴とする情報処理装置。