JPS61285545A - ワンチツプマイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産１」ぼりＬｌす１一 本発明は、フンチップのマイクロコンピュータに関し、
特に、マイクロコンピュータを購入して特定の製品に組
み込みその製品を製造・販売する、所謂ユーザーの多様
な要求に対応できる汎用ワンチップマイクロコンピュー
タに関する。

えｌ包皮１ 従来、汎用のフンチップマイクロコンピュータでは、工
１０端子については、マイクロコンピュータの製造過程
におけるマスキングの段階で、出力形式を■Ｎチャンネ
ル、■Ｐチャンネル又は■Ｃ−ＭＯ３のいずれを採用す
るかにより、オプションで指定することができたが、イ
ンタラブド端子はせいぜい２〜３本しか用意されておら
ず、これを拡張するためには、外部にゲート回路を追加
するか、又は、ユーザーのための専用のマイクロコンピ
ュータ、所謂カスタムマイクロコンビエータを使用せざ
るを得なかった。

明が　Ｌしようとする　　ヴ ここで、ユーザーが多くのインタラブド端子を必要とす
る場合、カスタムマイクロコンピュータを採用すると、
マイクロコンピュータのメーカーにとって量産による効
果が期待できないのでマイクロコンピュータの単価が上
がり、ユーザーにとっても製品のコストアップになる。

また、汎用のマイクロコンピュータを用い、ゲート回路
を外部回路に付加すると、当然、外部回路のコストが上
がる。

更に、インタラブド端子の数も、さることながら、各イ
ンクラブド端子のインクラブド極性を個別に指定したり
、インタラブド端子をマスクしたり出来るという機能を
全部合わせ持った汎用マイクロコンピータは今まで無か
った。

本発明の目的は、インタラブド端子の増加及びその個別
の極性の指定等の機能を簡単な回路構成で達成出来るワ
ンチップマイクロコンピュータを提供することに有る。

ヴを　　するための　　　び ＣＰＵと称す）との間にＰＬＡを介在させ、Ｉ１０ポー
トからの信号に応じたＰＬＡの出力で割り込み動作を制
御するようにし、Ｉ１０端子の一部をインタラブド端子
として使用出来るようにし声ものである。

（以下余白） ＋冗明昏工、ｌ／ｖホーｉこ甲大１大昇我置（以ｒ叉二
嵐」Ｉ 第１図は、本発明のワンチップマイクロコンピュータの
一実施例の全体構成を示すブロックダイヤグラムである
０図において、ＣＰＵ（１）、ＲＡＭ（２）、ＲＯＭ（
３）は、パスライン（４）を介してデータのやり取りを
行う、Ｉ１０ボート（１１）〜（１４）（１、それらＩ
１０ボートからの工１０信号をプログラム可能なＰＬＡ
（１０）に接続されている。Ｉ１０ポート（２１）〜（
２３）は直接データバスライン（４）に接続されている
。インタラブド処理回路（４０）は、ＰＬＡ（１０）の
出力で制御されるようになっている。（３１）は基準ク
ロックパルスを分局する分局器、（３０）は分局器（３
１）の出力を組み合わせることが出来る変調回路である
。

このような構成により、例えば、Ｉ１０ボート（１２）
〜（１４）から引き出された入力端子（ＰｂＯ）−（Ｐ
ｂｔ）、（Ｐ　ｃｏ）−（Ｐ　ｃ７）及び（Ｐ　ｄ、）
−（Ｐ　ｄ、）の総てをインクラブド端子にすることも
出来るし、その中の２〜３本をインクラブド端子とし、
他の端子は通常のＩ１０ボート用入力端子とすることも
出来る。端子（Ｐａｏ）〜（Ｐｕｔ）は、後述のように
、Ｉ１０ボート（１１）を他のＩ１０ボー）（１２）−
（１４）とは異なるｗＩｔ戊にすることにより、例えば
、端子（Ｐｂｏ）〜（ｐｂ、）から入力される信号に対
してロジック回路を組んで、その出力信号を直接端子（
Ｐ　ａｏ）〜（Ｐａｙ）から出力させるように使用され
る。

こうすることにより、端子（Ｐ’ａ、）〜（Ｐａｔ）か
らは、マイクロコンピュータのプログラムに無関係に出
力を取り出すことが出来る。つまり、マイクロコンピュ
ータのリセット状態や、ストップ命令による待機状態で
、マイクロコンピュータのプログラムが非動作中でも、
出力が可能になる。

＄２図は、第１図のＩ１０ボート（２１）〜（２３）の
回路構成を示している。この回路構成は従来のものと同
じである。図において、（Ｂ１）、（Ｂ２）、（Ｂ３）
はトライステート出力のバッフ７−であり、（Ｌｌ）、
（Ｂ２）はラッチである。ラッチ（Ｌｌ）の出力と、ラ
ッチ（Ｂ２）の入力はマイクロコンピュータ内部のパス
ライン（４）に接続されている。ラッチ（Ｂ２）は、方
向指定用のラッチであって、ラッチ（Ｌｌ）の内容ＤＩ
Ｒ，が０の時、ボー）（ＰＯ）は入力モード、１の時は
出力モードになる。出力モードの時、プログラム上で出
力命令により内部パスライン（４）の内容がラッチ（Ｌ
ｌ）にラッチされ、これがバッファー（Ｂ１）を介して
、ボー）　（Ｐ　ｏ）に出力される。入力モードの時は
、入力命令で、ボー）（Ｐ、）に入力されている内容が
バッファー（Ｂ３）を介して、内部パスライン（４）に
伝達され、マイクロコンピュータ内のアキエムレータ等
に取り込まれる。バ？７７−（Ｂ２）は、ラッチ（Ｌｌ
）の内容を確認する時に開くデートで、出力モードの時
にボー）（ＰＯ）の読み込み命令が実行されると、ラッ
チ（Ｌｌ）の出力がパスライン（４）につながる。

第３図は、第１図のＩ１０ボー）（１１）〜（１４）の
具体的構成例を示すもので、説明の都合上１　ｂｉｔ毎
のＩ１０端子を示している０図中、符号（Ｂ　＋ａ）、
（Ｂ　、ｂ）ｔ（Ｂ　ｚａ）ｔ（Ｂ　２ｂ）ｔ（Ｂ　ａ
ａ）＊（Ｂ　、ｂ）及び（Ｌ　＋　ａ）−（Ｌ　Ｉｂ）
ｗ　（Ｌ　２ａ）（Ｌ　２ｂ）は、第２図のバッフ　ｒ
　−（Ｂ　１　）（Ｂ　２　）（Ｂ　３　）及びラッチ
（Ｌ　１　）（Ｌ　２　）１．：対応シテイル。−、ｉ
ａ＊″Ｃｈ囲マしたＡ部は、ＰＬＡからのボート端子（
Ｐａ０）への出力が可能なＩ１０ボート、Ｂ部はボート
端子（Ｐａ、）からＰＬＡへの出力が可能なＩ１０ボー
トである。Ｂ部において、（Ｐｂｏ）はボート端子、（
Ｂ、ｂ）はアウトプットラッチ（Ｌ＋ｂｏ）用のバッフ
Ｔ−１（Ｂｚｂｏ）、（Ｂ、ｂ、）は方向ラッチ（Ｌ２
ｂ、）の状態により能動とされるバッファーである。

（ＡＮＤＩ）は、ラッチ（Ｌ　、ｂ、）の内容によりボ
ート端子（ｐｂ、）の内容がＰＬＡへ端子（ｂｏ）を介
して伝達可能にされるデート手段である。Ａ部において
、（Ｂ　４ａ、）はＰ　Ｌ　Ａ　ｆ）　ｉ　ｏ出力をボ
ート（Ｐａ、）に伝達するバッファーであり、ラッチ（
Ｌ２ａ０）（Ｌ、ａ＝）の出力が共に１の時、ＡＮＤデ
ート（ＡＮＤ２）の出力により導通状態になる。つまり
、方向ラッチ（Ｌ２ａ０）が入力モードで、出力ラッチ
（Ｌ　、ａ、）が０の時端子（ａ、）に入力されている
内容がボー）（Ｐａｏ）に出力される。以下の第１表は
このラッチ（Ｌ　＋ａｏ）（Ｌ　ｚａｏ）の状態と入出
力との関係を示す。

第　１　表 第４図は、ＰＬＡの内部構成の一例を示す１図中（ｂＯ
）〜（ｂｓ）は、第３図におけるＢ部のＩ１０ボート（
第１図の（１２））からの入力を示し、（ａｏ）、（ａ
、）は第３図のＡ部のＩ１０ボート（第１図の（１１）
）への出方を示す０図では、説明の都合上Ｂ部から６本
のラインが米て、Ａ部へ２本のラインが出ているように
示しでいるが、入力端子（Ｐ　ｂＯ）−（Ｐ　ｂ））、
（Ｐ　ｅｏ）−（Ｐ　ａｔ）及び（Ｐｄｏ）−（ｐｄｔ
）がＢ部、入力端子ＣＰ　ａｏ３−　（Ｐ　ｕｔ）がＡ
部の構成になっている。入力（ｂｏ）−Ｃｂｓ）は、Ａ
ＮＤブロック（１００）で論理が組まれ、その出力はＯ
Ｒブロック（１０１）を介してインタラブド端子（ＩＮ
ＴＩ）、（ＩＮＴ２）への出力が構成されている。更に
ＡＮＤプｃｌツク（１００）の出力は、ＯＲブロックで
も論理が組まれていて、出力（ａｏＬ（ａｌ）が作られ
る。インクラブド出力（ＩＮＴＩ）。

（ＩＮＴ２）は、その立ち上がりエツジでマイクロコン
ピュータにインタラブドがかがるように、第１図のイン
タラブド処理回路で処理される。

（ＤＥＬ）は、遅延信号で、マイクロコンピュータが待
機状態にある時に、電源が安定してからマイクロコンピ
ュータが起動出来るよう、起動を一定時間遅らせるため
のものである。信号 （ＩＮＴＩＥＮ）、（ＩＮ７２ＥＮ）は、マイクロコン
ピュータのプログラム上で繰作可能な信号である。

第４図の例においてＰＬＡ部分だけの信号を考えると、 ＩＮＴ１＝ｂｌ・ｂ２＋ｂ２・ｂ、Ｉｂ０・ｂ４ＩＮＴ
２＝ｂ、　十ｂｓ となっている、以下、これに各端子のＢ部でのインクラ
ブド禁止を含めて考える。ここで例えば、端子（Ｐｂｌ
　）、（Ｐｂ２　）が操作スイッチに、端子（ＰｂＯ）
、（Ｐｂ４）、（Ｐｂ５）が機構スイッチの信号を入力
するものとすると、マイクロコンピュータが待機状態で
各ラッチが次のような状態の時、ＩＮＴＩＥＮ　　　ｌ ｌＮ７２ＥＮ　　　Ｏ Ｌ、ｂ、　　　　　　Ｏ Ｌ、ｂ、　　　　　　Ｉ Ｌ＋ｂｚ　　　　　　Ｉ Ｌ、ｂ、　　　　　　Ｉ Ｌ、ｂ４０ Ｌ＋ｂｓ　　　　　　０ Ｌ２ｂｏ〜Ｌ２ｂ、０ （ＩＮＴＩ）、（ＩＮＴ２）は、それぞれＩＮＴ１＝ｂ
、◆ｂ＊＋ｂ２・ｂ３ ＩＮＴ２：　　禁止 となる、つまり、ｐｂ、＝ｏの時、マイクロコンピュー
タは待機状態のままであり、ｐｂ、＝ｉの時、操作スイ
ッチが操作され、入力端子（Ｐｂ、）又は（Ｐ　ｂ２）
が１になると、マイクロコンピュータは起動する。つま
り、端子（Ｐｂ３）をメインスイッチに接続するような
構成にすることが出来る。

又、起動後、マイクロコンピータのプログラムにより、
ラッチ（Ｌ＋ｔｚ）〜（Ｌ＋ｂｉ）＝ｏとし、ラッチ（
Ｌ　、ｂｏ）、（Ｌ＋ｂ＜）＊（Ｌ　、ｂｓ）及びイン
タラブド信号ｌＮ７２ＥＮを１にすることにより、ｌＮ
Ｔｌ　　＝　　ｂ、−ｂ。

ＩＮＴ２　　＝　　ｂ。

とすることが出来る。つまり、プログラム上で、Ｂ部の
各出力のラッチを操作すること、及び予めＰＬＡをそれ
に適合した形に作っておくことにより、インクラブドを
幅広く使用することが出来る。

ＯＲブロック（１０２）により、前述の待機状態では、 ａＯ＝　ｂｌ　６　ｂ３　＋　ｂｉ　Φｂ３（Ｌ　Ｉａ
Ｏ＝　Ｌ　２ａＯ＝　０　）となっており、これは、イ
ンクラブド出力ｌＮＴｌと同じ論理であり、以下のよう
に応用出来る。

ｔＪＳｓ図は、本発明実施例のマイクロコンピータを昇
圧回路付き電源と共に使用した例を示したものである。

（ＢＡＴ）は３ｖの電源電池で、その出力電圧はＤＣ−
ＤＣコンバータから威る昇圧回路によって５Ｖに昇圧さ
れる。メインスイッチ（ＳＭ）、起動用スイッチ（Ｓ　
Ｉ）（Ｓ　２）の一端は、共に電源端子及び外圧回路の
出力端に接続され、他端はそれぞれ入力端子（Ｐ　ｂｌ
　）、（Ｐ　ｂ２）、（Ｐ　ｂ、）に接続されている。

抵抗（Ｒ）とコンデンサ（Ｃ）とは遅延回路を構成して
いる。待機状態の時、マイクロコンピータは電源電池（
ＢＡＴ）から３ｖの電圧を供給されており、メインスイ
ッチ（ＳＭ）がＯＮの状態で、起動スイッチ（Ｓｌ）ま
たは（Ｓ２）がＯＮにされると、前述の通りａｏ＝１と
なり、昇圧回路（ＤＣ−ＤＣ）が昇圧を開始し、トラン
ジスタ（Ｔ　ｒ）も導通する。しかし、昇圧回路（ＤＣ
−ＤＣ）が安定するまでには時間がかがり、その間にマ
イクロコンピータが動作を開始すると誤動作になってし
まう。そのため、抵抗（Ｒ）とコンデンサ（Ｃ）とによ
る遅延時間が経過して電圧が安定してからＤＥＬ＝１に
なり、第４図におけるインクラブドが働き、マイクロコ
ンピータが始動する。

第６図は、第４図の回路の変形例を示す。第６図では、
一般に、起動に関するインタラブドが、入力端子に入力
される信号のＯＲで働くものが多い点に着目し、ＯＲブ
ロックを１つ追加している。

これにより、ＡＮＤブロック（１００）とＯＲブロック
（１０１）、（１０２）だけの構成よりも大幅に格子点
を減らし、マイクロコンピータのチップの面積を小さく
することが出来る。

第７図及び第８図は、各端子毎にインタラブドの極性を
指定出来るようにした他の実施例を示す。

第７図の回路では、第３図のＢ部からＡＮＤデー）（Ａ
ＮＤＩ）を除いて、ボート（ｐｂ、）を直接端子（ｂｏ
）としてＰＬＡに入力している。第８図において、（２
００）は割り込み制御用レジスタ、（２０１）は極性指
定用レジスタで、どちらもプログラムで書き替え可能で
ある。ここでレジスタ（２００）、（２０１）を無視す
ると、ＰＬＡ部分のロジックは、 ＩＮＴ１＝ｂ、・Ｒｐｏ　＋　ｂ、・Ｒｐ。

ＩＮＴ２＝ｂＯ・ｂｌ・Ｒｐ＋＋ｂ１・ｂ２となってい
る。つまり、インクラブド出力（ＩＮＴＩ）は、レジス
タ（２０１）の出力（Ｒｐｏ）の内容により、インクラ
ブドの方向を立ち上がり又は立ち下が９に指定すること
が可能である。又、インバータ（１１）〜（Ｉ、）の出
力をもＰＬＡに入力することにより、上に示すように端
子（Ｐｂ、）への信号の立ち下がりでも、インクラブド
が可能になる。

第９図は、第１図の変調回路（３０）および分局器（３
１）の部分の具体例を示している。マイクロコンピータ
により、ブザーの発音やＬＥＤの点滅を制御する場合、
プログラムによりブザーやＬＥＤへの給電を断続すると
、その間マイクロコンピータが専有され、マイクロコン
ピータは他の仕事を実行出来ないので、従来、発振器の
出力を外部へ直接出力するようにすることが提案されて
いた。

第９図は、これをより機能的にしたもので、ここにもＰ
ＬＡを用いている。第９図では、ｆｏｓｃ、−４Ｈｚ−
ＲＧ　３ ｆｏｓｃ２＝２ＫＨｚ・２Ｈｚ・ＲＧＯ＋２Ｈｚ命８Ｈ
ｚ拳ＲＧＩ ＋Ｉ　ＫＨｚや１６ＨｚａＲＧ２ ｆｏｓｃ、−３２Ｋ　Ｈｚ となり、レジスタ（ＲＧ）の設定により端子ｆｏｓｃの
出力が禁止あるいは切り替え可能となり、しかも分周出
力間でＡＮＤを取ることにより変調出力を作ることが出
来る。これは、例えば端子ｆｏｓｃ２にブザーを接続す
ると、レジスタ（ＲＥＧ）の出力（ＲＧＯ）（ＲＧ、）
（ＲＧ２）の内容により、断続の周期及び音色を変える
ことが出来る。

上述のような実施例によれば、次のような効果が期待出
来る。

１）ユーザーがマイクロコンピュータのメーカーにプロ
グラムを発注する時にＰＬＡを指定することにより、イ
ンクラブド端子を増減出来る。

２）　　Ｉ１０端子をインクラブド端子に割り付けるの
で、インタラブド端子を増やす必要の無い場合は、それ
らのＩ１０端子を通常のＩ１０端子として使用出来る。

３）　インタラブド端子を各個別にマスク出来る。

４）　インタラブド端子側々にそのインクラブド極性を
指定出来る。

（以　下　余　白） 効−」（ 以上のような本発明によれば、Ｉ１０ボート部にＰＬＡ
を設けその出力で割り込み動作を制御するようにし、Ｉ
１０端子の一部をインクラブ）端子として使用できるよ
うにしたので、マイクロコンピュータのメーカーにとっ
ては、他品種の製品へのマイクロコンピュータの組み込
みに対して、ＰＬＡの変更により、フレキシブルに対応
出来、一般のユーザーには従来通りの形態で販売すれば
よい。又、追加部分の構成が簡単なため、それによるチ
ップのコストへの影響は少ない。更に、ユーザーにとっ
ても、はん用のマイクロコンピュータを自分のニーズに
合った形で使用出来、外部付加回路を少なく出来る。又
、マイクロコンピュータ自身は、汎用の為、安く入手す
ることが出来る。

【図面の簡単な説明】

第１図は、本発明実施例の全体構成を示すブロックダイ
ヤグラム、第２図は、ｔＩ＆１図のＩ１０ボー）（２１
）〜（２３）の具体的構成例を示す回路図、第３図は、
第１図のＩ１０ボート（１１）〜（１４）の具体的構成
例を示す回路図、第４図はＰＬＡの内部構成例を示す回
路図、第５図は本発明実施例の応用例を示す回路図、第
６図は第４図の回路図の変形例を示回路図、第７図及び
第８図は他の実施例の回路図、第９図は第１図の変調回
路及び分周回路の具体例を示す回路図である。 １１〜１４．２１〜２３：Ｉ１０ボート１０：　ＰＬＡ
、　　１：　ＣＰＵ ４０：インタラブト処理回路 ４：内部データバス 出願人　ミノルタカメラ株式会社 第１図 第３図 第６図 第７図 手続補正書 昭和６０年８月２２日 １、事件の表示 昭和６０年特許ＩｌＮ第１２７８０８号２、発明の名称 ワンチップマイクロコンピュータ ３、補正をする者 事件との関係　　出願人 住所　大阪市東区安土町２丁目３０番地　大阪国際ビル
名称　（６０７）　　　ミノルタカメラ株式会社自発補
正 ５、補正の対象 ６、補正の内容 １）明細書全文を別紙の通りに補正する。 ２）図面第１図を別紙の通りに補正する。 以上 訂正明細書 １、発明の名称 フンチップマイクロコンピュータ ２、特許請求の範囲 １、入力ボートと、入力ボートからのデータを内部デー
タバスに伝達する手段と、入力ボートからの信号が入力
されるＰＬＡと、入力ボートからの信号に応じたＰＬＡ
の出力で割込動作を制御する手段とを備えたワンチップ
マイクロコンピュータ。 ２、入力ボートからの信号をＰＬＡに入力させるか否か
を選択する内部レジスタを備えた特許請求の範囲第１項
記載のフンチップマイクロコンピュータ。 ３、発明の詳細な説明 ｌにへ柱孔た１ 本発明は、ワンチップのマイクロコンビエータに関し、
特に、マイクロコンピュータを購入して特定の製品に岨
み込みその製品を製造・販売する、所謂ユーザーの多様
な要求に対応できる汎用ワンチップマイクロコンピュー
タに関する。 １１匹１１ 従来、汎用のワンチップマイクロコンピュータでは、Ｉ
１０端子については、マイクロコンピュータの製造過程
におけるマスキングの段階で、出力形式を■Ｎチャンネ
ル、■Ｐチャンネル又は■Ｃ−ＭＯ８のいずれを採用す
るかにより、オプションで指定することかで軽だが、イ
ンクラブ）端子はせいぜい２〜３本しか用意されておら
ず、これを拡張するためには、外部にデート回路を追加
するか、又は、ユーザーのための専用のマイクロコンピ
ュータ、所謂カスタムマイクロコンピュータを使用せざ
るを得なかった。 が　　しよ′とする　　、。 ここで、ユーザーが多くのインクラブド端子を必要とす
る場合、カスタムマイクロコンピュータを採用すると、
マイクロコンピュータのメーカーにとって量産による効
果が期待できな−１のでマイクロコンピュータの単価が
上がり、ユーザーにとっても製品のコストアップになる
。また、汎用のマイクロコンピュータを用い、デート回
路を外部回路に付加すると、当然、外部回路のコストが
上がる。 更に、インタラブド端子の数も、さることながら、各イ
ンタラブド端子のインクラブド極性を個別に指定したり
、インクラブド端子をマスクしたり出来るという機能を
全部合わせ持った汎用マイクロコンピータは今まで無か
った。 本発明の目的は、インクラブド端子の増加及びその個別
の極性の指定等の機能を簡単な回路構成で達成出来るワ
ンチップマイクロコンピュータを提供することに有る。 αを　　するための　　　び 本発明は、Ｉ１０ボートと中央演算装置（以下ＣＰＵと
称す）との間にＰＬＡを介在させ、工１０ボートからの
信号に応じたＰＬＡの出力で割り込み動作を制御するよ
うにし、ｌ１０１１子の一部をインタラブド端子として
使用出来るようにしたものである。 Ｕ九 第１図は、本発明のワンチップマイクロコンピュータの
一実施例の全体構成を示すブロックダイヤグラムである
０図において、ＣＰＵ（１）、ＲＡＭ（２）、ＲＯＭ（
３）は、パスライン（４）を介してデータのやり取りを
行う、Ｉ１０ボート（１１）〜（１４）は、それらＩ１
０ボートからのＩ１０信号をプログラム可能なＰＬＡ（
１０）に接続されている。Ｉ１０ボート（２１）〜（２
３）は直接データパスライン（４）に接続されている。 インタラブド処理回路（４０）は、ＰＬＡ（１０）の出
力で制御されるようになっている。（３１）は基準クロ
ックパルスを分周する分局器、（３０）は分局器（３１
）の出力を組み合わせることが出来る変調回路である。 このような構成により、例えば、Ｉ１０ボート（１２）
〜（１４）から引き出された入力端子（Ｐ　ｂｅ）〜（
Ｐｂ？）、（Ｐｃ０）〜（Ｐ　ａｔ）及び（Ｐｄ、）〜
（Ｐｄ、）の総てをインタラブド端子にすることも出来
るし、その中の２〜３本をインクラブド端子とし、他の
端子は通常のＩ１０ボート用入力端子とすることも出来
る。端子（Ｐａ０）〜（ＰＩ）は、後述のように、Ｉ１
０ボー）（１１）を他のＩ１０ボート（１２）〜（１４
）とは異なる構成にすることにより、例えば、端子（Ｐ
ｂｏ）〜（ｐｂｙ）から入力される信号に対してロジッ
ク回路を組んで、その出力信号を直接端子（Ｐ　ａｏ）
〜（Ｐａ））から出力させるように使用される。 こうすることにより、端子（Ｐａ０）〜（Ｐ　ａｔ）か
らは、マイクロコンビ二一夕のプログラムに無関係に出
力を取り出すことが出来る。つまり、マイクロコンピュ
ータのリセット状態や、ストップ命令による待機状態で
、マイクロコンピュータのプログラムが非動作中でも、
出力が可能になる。 第２図は、第１図のＩ１０ポー）（２１）〜（２３）の
回路構成を示している。この回路構成は従来のものと同
じである０図において、（Ｂｌ）、（Ｂ２）、（Ｂ３）
はトライステート出力のバフ７アーであり、（Ｌｌ）、
（Ｂ２）はラッチである。ラッチ（Ｌｌ）の出力と、ラ
ッチ（Ｂ２）の入力はマイクロコンビエータ内部のパス
ライン（４）に接続されている。ラッチ（Ｂ２）は、方
向指定用のラッチであって、ラッチ（Ｂ２）の内容ＤＩ
Ｒ，が０の時、ボー）（Ｐａ）は入力モード、１の時は
出力モードになる。出力モードの時、プログラム上で出
力命令により内部パスライン（４）の内容がラッチ（Ｌ
ｌ）にラッチされ、これがバッフｒ−（Ｂｌ）を介して
、ボー）（Ｐ、）に出力される。入力モードの時は、入
力命令で、ボー）（Ｐ、）に入力されている内容がバッ
ファー（Ｂ３）を介して、内部パスライン（４）に伝達
され、マイクロコンピュータ内のアキュムレータ等に取
り込まれる。バッファー（Ｂ２）は、ラッチ（Ｌｌ）の
内容を確認する時に開くデートで、出力モードの時にボ
ー）（ＰＯ）の読み込み命令が実行されると、ラッチ（
Ｌｌ）の出力がパスライン（４）につながる。 第３図は、第１図のＩ１０ボー）（１１）〜（１４）の
具体的構成例を示すもので、説明の都合上１　ｂｉｔ毎
のＩ１０端子を示している０図中、符号（Ｂ　ｔａ）ｙ
（Ｂ　＋ｂ）＊（Ｂ　ｔａ）＊（Ｂ　ｚｂ）ｔ（ｓ　ｉ
ａ）＊（Ｂ　ｓｂ）及び（Ｌ　ｔａ）ｔ（Ｌ　＋ｂ）ｔ
（Ｌ　ｘ＆）ＣＬ　ｚｂ）は、第２図のバッファー（Ｂ
　１　）（Ｂ　２　）（Ｂ　３　）及びラッチ（Ｌ　１
　）（Ｌ　２　）に対応している。一点鎖線で囲まれた
Ａ部は、ＰＬＡからボート端子（Ｐ１１６）への出力が
可能なＩ１０ボート、Ｂ部はボート端子（Ｐａｏ）から
ＰＬＡへの出力が可能なＩ１０ボートである。Ｂ部にお
いて、（Ｐｂ、）はボート端子、（ＢｌｂＯ）はアウト
プットラッチ（Ｌｌｂ、）用のバッフ７−１（Ｂｚｂｏ
）、（Ｂコｂ、）は方向ラッチ（Ｌ　ｚｂｏ）の状態に
より能動とされるバッフ７−である。 （ＡＮＤＩ）は、ラッチ（Ｌ＋ｂｏ）の内容によりボー
ト端子（ＰｂＯ）の内容がＰＬＡへ端子（ｂｏ）を介し
て伝達可能にされるデート手段である。Ａ部において、
（Ｂ＝ａｏ）はＰＬＡのａ０出力をポート（Ｐａｏ）に
伝達するバッファーであり、ラッチ（Ｌ　ｚａｏ）（Ｌ
　＋ａｏ）の出力が共に０の時、ＡＮＤデート（ＡＮＤ
２）の出力により導通状態になる。つまり、方向ラッチ
（Ｌｚａｏ）が入力モードで、出力ラッチ（Ｌ　、ａｏ
）が０の時端子（ａｏ）に入力されている内容がボー）
（Ｐａ。）に出力される。以下の第１表はこのラッチ（
Ｌ＋１ｏ）（Ｌ＊ｌｏ）の状態と入出力との関係を示す
。 第１表 第４図は、ＰＬＡの内部構成の一例を示す０図中（ｂｏ
）〜（ｂｓ）！！、第３図ニｔＪけるＢ部のＩ１０ボー
）（１１図の（１２））からの入力を示し、（ａｏ）＝
（ａｌ）は第３図のＡ部のＩ１０ボート（第１図の（１
１））への出力を示す０図では、説明の都合上Ｂ部から
６本のラインが米で、Ａ部へ２本のラインが出ているよ
うに示しているが、入力端子（ｐ　ｂ、）〜（ｐ　ｂ、
）、（Ｐ　ｃｏ）〜（Ｐ　ｃ、）及び（Ｐｄｏ）〜（Ｐ
　ｄｙ）がＢ部、入力端子（Ｐ　ａｏ）−（Ｐ　ａ））
がＡ部の構成になっている。入力（ｂｏ）〜（ｂｓ）は
、ＡＮＤブロック（ｉｏｏ）で論理が組まれ、その出力
はＯＲブロック（１０１）を介してインタラブド端子（
ＩＮＴＩ）、（ＩＮＴ２）への出力が構成されている。 更にＡＮＤブロック（ｉｏｏ）の出力は、ＯＲブロック
（１０２）でも論理が組まれていて、出力（ａｏ）、（
ａｌ）が作られる。インタラブド出力（ＩＮＴＩ）、（
ＩＮＴ２）は、その立ち上がりエツジでマイクロコンピ
ュータにインクラブドがかかるように、第１図のインク
ラブド処理回路で処理される。（ＤＥＬ）は、遅延信号
で、マイクロコンピュータが待機状態にある時に、電源
が安定してからマイクロコンピュータが起動出来るよう
、起動を一定時間遅らせるためのものである。信号（Ｉ
ＮＴＩＥＮ）、（ＩＮ７２ＥＮ）は、マイクロコンピュ
ータのプログラム上で操作可能な信号である。 第４図の例においてＰＬＡ部分だけの信号を考えると、 ＩＮＴ１＝ｂ、・ｂｓ＋ｂ２・ｂ３＋ｂｏ・ｂ４Ｉ　Ｎ
　Ｔ　２　”ｈａ　十ｂｓ となっている、以下、これに各端子のＢ部でのインタラ
ブド禁止を含めて考える。ここで例えば、端子（Ｐｂｌ
　）、（Ｐｂ２　）が操作スイッチに、端子（ＰｂＯ）
、（Ｐｂ４）、（Ｐｂ５）が機構スイッチの信号を入力
するものとすると、マイクロコンピュータが待機状態で
各ラッチが次のような状態の時、ＩＮＴＩＥＮ　　　Ｉ ＩＮＴ２ＥＮ　　　Ｏ Ｌ、ｂ、　　　　　　Ｏ Ｌ、ｂ、　　　　　　Ｉ Ｌｌｂｚ　　　　　　Ｉ Ｌ、ｂ、　　　　　　Ｉ Ｌ＋ｂｎ　　　　　　０ Ｌｒｂｓ　　　　　　０ Ｌｏｂｅ〜Ｌ、ｂ、　　　０ （ＩＮＴｌ）、（ＩＮＴ２）は、それぞれＩＮＴｉ＝ｂ
、◆ｂｓ＋ｂｘ・ｂ。 ＩＮＴ２：　　禁止 となる。つまり、ｐｂ、＝ｏの時、マイクロコンピュー
タは待機状態のままであり、ｐｂ、＝ｉの時、操作スイ
ッチが操作され、入力端子（Ｐｂ、５又は（Ｐ　ｂｚ）
が１になると、マイクロコンピュータは起動する。つま
り、端子（Ｐｂｓ）をメインスイッチに接続するような
構成にすることが出来る。 又、起動後、マイクロコンピュータのプログラムにより
、ラッチ（Ｌ＋ｂ＋）〜（Ｌ　、ｂ、）＝　Ｏとし、ラ
ッチ（Ｌ　１ｂｏ）、（Ｌ　、ｂ、）Ｉ（Ｌ　、ｂｓ）
及びインタラブド信号ｌＮ７２ＥＮを１にすることによ
り、ｌＮＴｌ　　＝　　ｂｏ・ｂ。 ＩＮＴ２　　＝　　ｂｏ とすることが出来る。つまり、プログラム上で、Ｂ部の
各出力のラッチを操作すること、及び予めＰＬＡをそれ
に適合した形に作っておくことにより、インタラブドを
幅広く使用することが出来る。 ＯＲブロック（１０２）により、前述の待機状態では、 ａ（、＝　　ｂｌ　＊　ｂ３＋ｂ２　＊　ｂｚ（Ｌ　＋
ａｏ　＝　　Ｌ　２１０　＝　Ｏ）となっており、これ
は、インタラブド出力ｌＮＴｌと同じ論理であり、以下
のように応用出来る。 第５図は、本発明実施例のマイクロコンピュータを昇圧
回路付き電源と共に使用した例を示したものである。（
ＢＡＴ）は３■の電源電池で、その出力電圧はＤＣ−Ｄ
Ｃコンバータから成る昇圧回路によって５ｖに昇圧され
る。メインスイッチ（ＳＭ）、起動用スイッチ（Ｓ＋）
（Ｓｚ）の一端は、共に電源端子及び昇圧回路の出力端
に接続され、他端はそれぞれ入力端子（Ｐ　ｂ＋）−（
Ｐ　ｂｔ）−（Ｐ　ｂｚ）に接続されている。抵抗（Ｒ
）とコンデンサ（Ｃ）とは遅延回路を構成している。待
機状態の時、マイクロコンピュータは電源電池（ＢＡＴ
）から３■の電圧を供給されており、メインスイッチ（
ＳＭ）がＯＮの状態で、起動スイッチ（Ｓｌ）または（
Ｓｚ）がＯＮにされると、前述の通りａ０＝１となり、
昇圧回路（ＤＣ−ＤＣ）が外圧を開始し、トランジスタ
（Ｔｒ）も導通する。しかし、昇圧回路（ＤＣ−ＤＣ）
が安定するまでには時間がかかり、その間にマイクロコ
ンピュータが動作を開始すると誤動作になってしまう、
そのため、抵抗（Ｒ）とコンデンサ（Ｃ）とによる遅延
時間が経過して電圧が安定してからＤＥＬ＝１になり、
第４図におけるインタラブドが働き、マイクロコンピー
タが始動する。 第６図は、第４図の回路の変形例を示す。第６図では、
一般に、起動に関するインクラブドが、入力端子に入力
される信号のＯＲで働くものが多い点に着目し、ＯＲブ
ロック（１０３）を１つ追加している。これにより、Ａ
ＮＤブロック（１００）とＯＲブロック（１０１）、（
１０２）だけの構成よりも大幅に格子点を減らし、マイ
クロコンピュータのチップの面積を小さくすることが出
来る。 第７図及び第８図は、各端子毎にインタラブドの極性を
指定出来るようにした他の実施例を示す。 第７図の回路では、第３図の８部からＡＮＤゲ−）（Ａ
ＮＤＩ）を除いて、ボー）（Ｐｂｏ）を直接端子（ｂｏ
）としでＰＬＡに入力している。第８図において、（２
００）は割り込み制御用レジスタ、（２０１）は極性指
定用レジスタで、どちらもプログラムで書塾替え可能で
ある。ここでレジスタ（２００）を無視すると、ＰＬＡ
部分のロジックは、ＩＮＴ１＝ｂ、・Ｒｐｏ　＋　ｂｅ
・Ｒｐ。 ＩＮＴ２＝ｂ、・ｂ１φＲｐ　ｌ＋　ｂ　１・ｂ２とな
っている。つまり、インクラブド出力（ＩＮＴＩ）は、
レジスタ（２０１）の出力（Ｒｐｏ）の内容により、イ
ンクラブドの方向をｂｏの立ち上がり又は立ち下がりに
指定することが可能である。 又、インバータ（Ｉ　、）〜（Ｉ、）の出力をもＰＬＡ
に入力することにより、上に示すように端子（Ｐ　ｂｚ
）への信号の立ち下がりでも、インタラブドが可能にな
る。 第９図は、第１図の変調回路（３０）お上び分周器（３
１）の部分の具体例を示しでとする。マイクロコンピー
タにより、ブザーの発音やＬＥＤの点滅を制御する場合
、プログラムによりブザーやＬＥＤへの給電を断続する
と、その間マイクロコンピータが専有され、マイクロコ
ンピータは他の仕事を実行出来ないので、従来、発振器
の出力を外部へ直接出力するようにすることが提案され
てνまた。 第９図は、これをより機能的にしたもので、ここにもＰ
ＬＡを用いでいる。第９図では、ｆｏｓｃ、＝４　Ｈｚ
　φ・ＲＧ　３ ｆｏｓｃｚ＝　　２　　ＫＨｚ　争　２　　Ｈｚ　φ　
ＲＧＯ＋２Ｈｚ・８Ｈｚ−ＲＧｌ ＋Ｉ　ＫＨｚ・１６Ｈｚ−ＲＧ２ ｆｏｓｃｓ＝　３２　Ｋ　Ｈｚ となり、レジスタ（ＲＧ）の設定により端子ｆｏｓｃの
出力が禁止あるいは切り替え可能となり、しかも分周出
力間でＡＮＤを取ることにより変調出力を作ることが出
来る。これは、例えば端子ｆｏｓｃ２にブザーを接続す
ると、レジスタ（ＲＥＧ）の出力（ＲＧ　、）（ＲＧ　
１）（ＲＧ　２）の内容により、断続の周期及び音色を
変えることが出来る。 上述のような実施例によれば、次のような効果が期待出
来る。 １）　ユーザーがマイクロコンピュータのメーカーにプ
ログラムを発注する時にＰＬＡを指定することにより、
インクラブド端子を増減出来る。 ２）　　Ｉ１０端子をインクラブド端子に割り付けるの
で、インクラブド端子を増やす必要の無い場合は、それ
らのＩ１０端子を通常のＩ１０端子として使用出来る。 ３）　インタラブド端子を各個別にマスク出来る。 ４）インクラブド端子側々にそのインタラブド極性を指
定出来る。 亙−１ 以上のような本発明によれば、Ｉ１０ボート部にＰＬＡ
を設けその出力で割り込み動作を制御するようにし、Ｉ
１０端子の一部をインクラブド端子として使用できるよ
うにしたので、マイクロコンピュータのメーカーにとっ
ては、他品種の製品へのマイクロコンピュータの組み込
みに対して、ＰＬＡの変更により、７レキシプルに対応
出来、一般のユーザーには従来通りの形態で販売すれば
よい。又、追加部分の構成が簡単なため、それによるチ
ップのコストへの影響は少ない、更に、ユーザーにとっ
ても、はん用のマイクロコンピュータを自分のニーズに
合りだ形で使用出来、外部付加回路を少なく出来る。又
、マイクロコンピュータ自身は、汎用の為、安（入手す
ることが出来る。 ４、図面の簡単な説明 第１図は、本発明実施例の全体構成を示すブロックダイ
ヤグラム、第２図は、第１図のＩ１０ボー）（２１）〜
（２３）の具体的構成例を示す回路図、第３図は、第１
図のＩ１０ボート（１１）〜（１４）の具体的構成例を
示す回路図、第４図はＰＬＡの内部構成例を示す回路図
、第５図は本発明実施例の応用例を示す回路図、第６図
は第４図の回路図の変形例を示回路図、第７図及び第８
図は他の実施例の回路図、第９図は第１図の変調回路及
び分周回路の具体例を示す回路図である。 １１〜１４．２１〜２３：Ｉ１０ボーＦ１０：　ＰＬＡ
、　　１：　ＣＰＵ ４０：インタラブト処理回路 ４：内部データバス

Claims (1)

1. 【特許請求の範囲】 １、入力ポートと、入力ポートからのデータを内部デー
   タバスに伝達する手段と、入力ポートからの信号が入力
   されるＰＬＡと、入力ポートからの信号に応じたＰＬＡ
   の出力で割込動作を制御する手段とを備えたワンチップ
   マイクロコンピュータ。 ２、入力ポートからの信号をＰＬＡに入力させるか否か
   を選択する内部レジスタを備え た特許請求の範囲第１項記載のワンチップ マイクロコンピュータ。