JPH021084A - ワンチップマイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はワンチップマイクロコンピュータに係り、さ
くにＣＰＵやメモリを除いたワンチップマイクロコンピ
ュータ内の周辺信号処理回路の改良に関する。

〔従来の技術〕

ワンチップマイクロコンピュータ（以下、単に［ワンチ
ップマイコン」と言う）は、ＣＰＵやメモリの外に、！
１０ボート、タイマ等の周辺信号回路も内蔵されており
、ワンチップでマイクロコンピュータが構成されている
。

ワンチップマイコンに内蔵された周辺信号処理回路はパ
ラレルボート、シリアルボート、タイマなどの如く機能
が特化されており、メーカにより種々の組み合わせのチ
ップが用意されている。

〔発明が解決しようとする課題〕

しかし、上記した従来技術ではチップに設けるピン数の
制約から、メーカで用意できる組み合わせには自ずと限
度がある。

従って、ユーザ側で必要とする機能によっては、多少の
差でワンチップマイコンを使用出来ない場合があり、使
用できてもワンチップマイコンだけでは機能が足らず、
外部に汎用の１１０用ＬＳＩや拡張用のＬＳＩを取りつ
けて能力不足を補わなければならず、チップ数が多くな
ってしまう欠点があった。

更に、周辺信号処理回路を使用する際、複雑、かつ、煩
雑な動作モード設定をソフト的に行う必要があり、この
ソフトがメモリ領域の一部を専有するため他に搭載でき
るプログラムの大きさやデータ格納領域の大きさが小さ
くなってしまい、ワンチップマイコンで可能な処理許容
量が小さくなる。

この発明はかかる従来技術の欠点に鑑みなされたもので
、ワンチップマイコンの周辺信号処理回路に柔軟性を持
たせてユーザ側での種々な用途に対応できるようにし、
少ないチップ数で必要な機能を実現でき、かつ、メモリ
の負担も減らせるワンチップマイコンを従供することを
、その目的とする。

〔課題を解決するための手段〕

この発明では、ＣＰＵと、メモリでない１乃至複数の周
辺信号処理回路と、を含むワンチップマイクロコンビエ
ータにおいて、一部または全部の周辺信号処理回路を、
プログラマブルロジックデバイスを用いて構成したこと
、を特徴としている。

（実施例〕 この発明の１つの実施例を第１図に基づいて説明する。

第１図はこの発明に係るワンチップマイコンの構成を示
すブロック図である。

ワンチップマイコン１０内にはＣＰＵ　１２、プログラ
ムメモリ１４、データメモリ１６がオンチップされてお
り、各々内部バスで相互接続されている。

プログラムメモリ１４は、ＥＰＲＯＭやＥＥＰＲＯＭ等
、ユーザ側で外部端子にデータを与えることでプログラ
ムの書き込みが可能となっており、ＣＰＬＪ１２はプロ
グラムメモリ１４に格納させた所定のプログラムに従い
、所定の処理を実行する。

またワンチップマイコンにはｌ１０１８もオンチップさ
れており、このｌ１０１Ｂが内部ハス及び外部接続端子
と接続されている。

この１１０１ＢはＰＬＤ（プログラマブルロジックデバ
イス）の一つであるＦＰＬＡ（フィールドプログラマブ
ルロジックアレイ）からなり、ユーザ側で必要な機能の
書き込みを行えるようになっている。

ＦＰＬＡは、例えばＡＮＤ−ＯＲ二段の論理構造を持ち
、ヒユーズ式の場合ＦＰＬＡ書き込み器等を用いてアレ
イの交点を電気的に破壊し回路のプログラムを行い、ユ
ーザ所望の特定機能を持つＩｌｏに特化させる。

１１０１Ｂに対するプログラムの仕方を変えることで、
種々の機能を実現できる。具体的には通常のシリアルＩ
１０　（ＵＡＲＴ等を含む）やパラレル１１０のほか、
割り込みコントロール機能、ユーザオリエンテッドな特
殊なハンドシェークコントロール機能などである。

ここでヒユーズ式ＦＰＬＡからなるｌ１０１Ｂの一例を
第２図に示す。

第２図では、簡単のため４つの入力端子ＤＩＮＩ〜［１
１Ｎ４と４つの出力端子［１０ｔｌＴ１〜ｆ１０１１Ｔ
４を有し、かつ、ＡＮＤアレイがプログラム可能でＯＲ
回路は固定となっている。

例えば、入力端子ＤＩＮＩ〜ＤＩＮ４は内部バス側と接
続され、出力端子ｏｏｕｔｔ〜［１ＯＩＩＴ４はチップ
に設けられた所定の外部接続端子側と接続されてる。

入力端子ＤＩＮＩ〜ＤＩＮ４は人力線Ｈ１−Ｆ（４によ
りバッファ２０〜２６の入力側に接続され、各バッファ
２０〜２６の出力側には非反転と反転の信号線ＸＩ、Ｙ
ｉ　Ｘ２．Ｙ２．Ｘ３．Ｙ３．Ｘ４゜Ｙ４が接続されて
おり、第２図の上下方向に配設されている。

これらの信号線に直交して１６本の積項線ＰＩ〜Ｐ１６
が第２図の左右方向に配設されており、４本ずつ１組に
して一端側がＯＲ回路３０〜３６の入力端と接続されて
いる。

信号線Ｘ１〜Ｘ４．Ｙｌ〜Ｙ４とＰ１〜Ｐ４の交点で第
１ＡＮｐ７Ｌｚイ８０、信号線ＸＩ〜Ｘ４゜Ｙ１〜Ｙ４
とＰ５〜Ｐ８の交点で第２ＡＮＤアレイ８２、信号線Ｘ
ｌ−Ｘ４．Ｙｌ−Ｙ４とＰ９〜Ｐ１２の交点で第３ＡＮ
Ｄアレイ８４、信号線Ｘｌ〜Ｘ４．Ｙｌ〜Ｙ４とＰ１３
〜ＰＩ６の交点で第４ＡＮＤアレイ８６が形成されてい
る。

各ＯＲ回路３０〜３６の出力側は、各々、出力線Ｇ１−
０４を介してチップの外部接続端子としての出力端子Ｄ
ＯＵＴＩ〜ＤＯＵＴ４と接続されている。

１１０１８をプログラムする前は、信号線ｘ１〜Ｘ４．
Ｙｌ−Ｙ４と積項線Ｐ１〜Ｐ１６の各交点のヒユーズは
全て接続状態となっており、ユーザが所定の交点のヒユ
ーズを切断することで、入力端子ＤＩＮＩ〜ＤＩＮ４に
対する４つの入力と、出力端子ＤＯＵＴ１〜［１０υＴ
４からの４つの出力間に所定の論理関数関係を持たせる
ことができる。

１７０１８にはユーザが第１ＡＮＤアレイ８０〜第４　
ＡＮＤアレイ８６に対する書き込みを可能とするための
プログラム用回路が附加されいる。

まずプログラムを行う際に使用する端子ｖｐｐ、ＰＲＯ
Ｇ、　ＣＬに、ＲεＳが設けられており、各々所定の外
部接続端子と接続されている。

端子ＶＰＰはＯＲ回路３０〜３′６と接続されており、
ｒＨ，のとき各ＯＲ回路３０〜３６は通常の論理出力を
行えるが、「Ｌ」になると出力側がハイインピーダンス
状態になり、出力端子ＤＯＩＩＴＩ〜ＤＯυＴ４から逆
にデータを入力させることができる。

またＰＲＯＧ端子はバッファ２０〜２６と接続されてお
り、この端子が「Ｌ」のとき各バッファ２０〜２６の出
力側の電流は通常値をとるが、「Ｈ」のとき大電流を流
せるようになる。

出力端子ＤＯＩＩＴＩ−ＤＯＵＴ４は、各々スイッチ回
路３８の４つのスイッチ５ＷＡ−３ＷＤの入力側と接続
されている。

このスイッチ回路３８には端子ｖＰＰが接続されており
、ｖＰＰがｒＨ，のとき各スイッチＳＷＡ〜ＳＷＤが開
いているが、「Ｌ」になると全て閉じる。

スイッチ回路３８の出力側は各スイッチＳＷＡ〜ＳＷＤ
の別に、各々バッファ２０〜２６と接続されている。

ＣＬＫ端子は１６段のシフトレジスタ４０のＣＫ端子と
接続されており、クロックパルスを入力する度にシフト
レジスタ４０が転送動作を行う。

各段の出力端子８１〜３１６は各々スイッチ回路４２の
スイッチＳＷＩ〜５Ｗ１６を介して積項線ＰＩ−Ｐ１６
の一端側（ＯＲ回路３０〜３６と反対側）と接続されて
いる。

スイッチ回路４２もｖｐｐ　＠子と接続されており、ｖ
ｐｐがｒＨＪ　（７）とき各スイン’ｆ−Ｓ　Ｗ　Ａ　
−Ｓ　Ｗ　Ｄが開いているが、「Ｌ」になると全て閉じ
る。

＋１［ｉＳ端子はシフトレジスタ４０と接続されており
、これが「ＬＪになると各段の出力が「Ｌ」にリセット
される。

シフトレジスタ４０はリセット後、最初のクロックが入
力されると１段目の出力がｒＨ，となり、以降クロック
が入力される度にこのｒＨ，が２段目以降に転送される
ようになっている。

このように構成されたプログラム用回路の動作を第３図
のタイムチャートを参照して説明する。

プログラムはチップをＦＰＬＡ書き込み器にセットして
行うが、初め各出力端子ＤＯｔｌＴＩ　−ＤＯＵＴ４に
加えるデータは全てハイインピーダンス状態とし、また
ＶＰＰ　、　Ｒ［！ＳはｒＨ，としておく。

このときスイッチ回路３８と４０は全てスイッチが開い
た状態となっている。

まずＲＥＳ端子をｒＬ」に落としてシフトレジスタ４０
の各段をリセットしＳ　１−３１６を全て「Ｌ」とする
。

これによりスイッチ５ＷＩ−１６には全て［Ｌ」が印加
される。

そして、ｖｐｐ　＠子を「Ｌ」に落としてＯＲ回路３０
〜３６の出力側をハイインピーダンス状態にし、かつ、
スイッチ回路３８と４０の各スイッチＳＷＡ〜ＳＷＤと
ＳＷＩ〜５Ｗ１６を閉じさせる。

次に、ＣＬＫ端子にクロックパルスを１つ与えると、シ
フトレジスタ４０では初段の出力Ｓｌが「Ｈ」となり、
このためスイッチ回路４２のスイッチＳＷＩの出力だけ
がｒＨ，になって積項線ＰＩに印加される。

この状態で第１ＡＮＤアレイ５０の積項線Ｐ１に係る最
初のプログラムデータ（Ｓｅｌ　ｔｅｒＩ１１データ）
を出力端子ＤＯυＴ１〜ＤＯＵＴ４に与える。

例えば、出力端子ＤＯＵＴＩ　〜ＤＯＵＴ４を（０１１
０）とする（但し、ここでは０＝ｒＬＪ、１＝ｒＨ」）
。

続いてＰＲＯＧ端子を所定時間ｒＨ，とし、バッファ２
０〜２６の出力側の電流を大電流とさせる。

但し、大電流が流れるのは積項線側がｒＨ，、信号線側
が「Ｌ」となっている交点に関してだけであり、この交
点に有るヒユーズが切断される。

今の場合積項線ＰＩに対し、信号線ＸＩ、Ｙ２゜Ｙ３．
Ｘ４との交点が切断される。

そしてＰＲＯＧ端子を「し」に戻し、積項線ＰＩに係る
２番目のプログラムデータを出力端子ＤＯＵＴＩ〜ＤＯ
υＴ４に与える。

例えば、出力端子ＤＯυＴｌ−ｎｏυＴ４を（００１０
）とする。

続いてＰＲＯＩＪ子を再び所定時間ｒＨ，とし、バッフ
ァ２０〜２６の出力側の電流を大電流とさせる。

これにより積項線Ｐ１に対し、信号線Ｘ２との交点が切
断される。

この結果、積項線Ｐ１に対し、信号線Ｙｌ、Ｘ３、Ｙ４
との交点のヒユーズが残る（第２図中の黒丸参照）。

次にＰＲＯＧ端子を「Ｌ」に戻したあとＣＩＪ端子に２
番目のクロックパルスを与えると、シフトレジスタ４０
では２段目の出力Ｓ２がｒＨ，となり、このためスイッ
チ回路４２のスイッチＳＷ２の出力だけがｒＨ」になっ
て積項線Ｐ２に印加される。

この状態で第１ＡＮＤアレイ５０の積項線Ｐ２に係る最
初のプログラムデータを出力端子ＤＯＵＴＩ〜ＤＯＵＴ
４に与える。

例えば、出力端子ＤＯＵＴＩ　〜ＤＯＩＩＴ４を（１１
００）とする。

続いてＰＲＯＧ端子を所定時間ｒＨ，とし、積項線Ｐ２
に対し、信号線Ｙ１．Ｙ２．Ｘ３．Ｘ４との交点を切断
させる。

ここでＰＲＯＧ端子を「Ｌ」に戻し、積項線Ｐ２に係る
２番目のプログラムデータ、例えば（００００）を出力
端子ＤＯＬＩＴＩ〜ＤＯＵＴ４に与え、再びＰＲＯＧ端
子を所定時間ｒＨ，とする。

これで積項線Ｐ２に対し、信号線ＸＩ、Ｘ２との交点が
切断される。

この結果、積項線Ｐ２に対し、信号線Ｙ３．Ｙ４との交
点のヒユーズが残る。

以下同様の処理を積項線Ｐ３からＰＩ３まで繰り返し、
第１ＡＮＤエリア８０〜第４ＡＮＤエリア８６のプログ
ラムを実行し、積項線Ｐ１６に関する書き込みが終わっ
たところで、ＶＰＰをｒＨ。

に戻しスイッチ回路３８と４２の全てのスイッチＳＷＡ
〜ＳＷＤ及びＳＷ１〜５Ｗ１６を開く。

これでｌ１０１Ｂのプログラムが終了する。

この結果、第２図の黒丸で示す箇所のヒユーズが残った
とすると、チップを通常論理動作させたとき、入力端子
ＤＩＮ１〜ＤＩＮ４への入力をＸｌ−Ｘ４、出力端子Ｄ
ＯＩＩＴＩ−ＤＯＵ丁４の出力をｆ、〜ｆ４としたとき
、 ｆ＋＝石Ｘ３ＸτＶ“ｒ）石Ｖ石石ｘ２ｆ　ｚ　＝Ｘ１
　Ｘ＠　Ｖｘｇ　Ｘ３　ＶＸｚ　ＶＸ２　Ｘａｆ　２　
＝　Ｘ　３　Ｖ　Ｘ　ｚ　Ｘ　ｓ　Ｖ　ＸゴＸ３ＶＸ３
Ｘ４ｒ４＝肩石Ｖ［宜Ｖｘ、Ｖｘ、肩 の論理式で定まる入力対出力関係が得られる。

勿論、他のプログラムを行えば他の論理関係が得られる
。

実際には、より複雑な構成のＦＰＬＡからなる１１０１
８をオンチップし、この１１０１Ｂの端子と、内部バス
、外部接続端子間に所定の配線を行う。

このように、ワンチップマイコンにオンチップされたＦ
ＰＬＡからなるｌ１０１８をユーザがプログラムするこ
とで、例えば電卓用ワンチップマイコンのキー人力・表
示出力用に特化した第４図の如く等価的機能を有するｌ
１０６０も形成できる。

このｌ１０６０の機能を説明すると、７セグメント用の
デコーダとしての出力ポートロ２．４ビツトシフトレジ
スタとしての出力ポートロ４．４ビツトパラレルの入力
ポートロ６、各ポートを選択するアドレスデコード６８
、ＣＬＫを分周するデバイダ７０を含み、チップの内部
バスの内アドレスバスと−Ｒ，ＲＤがアドレスデコード
６８の入力側に接続されており、データバス（４ビツト
）が各出力ポートロ２，６４．入カポートロ６に接続さ
れている。

アドレスデコード６８の出力側は、出力ポートロ２．６
４と入力ポートロ６に接続されており、所定アドレスで
個別にイネーブルされる。

但し、出力ポートロ４をイネーブルする場合はリード、
ライト信号も出力される。

チップ内のＣＬＫはデバイダ７０で分周されたあと出力
ポートロ４へクロックとして出力されて転送動作を行わ
せる。

出力ポートロ２の出力側にはチップ外に設けられた４桁
の７セグメント液晶表示器７２の各桁のセグメント電極
に並列接続されている。

また出力ポートロ４の出力側は１段目の出力側がチップ
外に設けられたキーマトリクス７４の走査線Ｒ１と接続
されたあと７セグメント液晶表示器７２の４桁目の共通
電極と接続されている。

同様にして出力ポートロ４の２段目〜４段目の出力側が
各々走査線Ｒ２〜Ｒ４と接続されたあと、３〜１桁目の
共通電極と接続されている。

一方、キーマトリクス７４の検出線Ｑｌ−Ｑ４は入力ポ
ートロ６と接続されている。

出力ポートロ４は転送タイミング毎に割り込み信号面を
ＣＰＵ側へ出力する。

次に第４図のｌ１０６０の動作を説明すると、パワーオ
ンリセットでＣＰＵは出力ポートロ４に係るアドレスと
■信号をアドレスデコード６８へ出力する。

これにより出力ポートロ４がイネーブルになり、かつ、
ライト状態にセットされる。

続いてＣＰＵはデータバスに（ＬＨＨＨ）を出力して出
力ポートロ４を初期値設定する。

その後ＣＰＵは■信号を解除する。

出力ポートロ４はデバイダ７０から入力する分周クロッ
クに従い、各段の出力を巡回的に「Ｌ」とする。

これによりキーマトリクス７４の走査線Ｒ１〜Ｒ４が順
次走査され、かつ、７セグメント液晶表示器７２の４桁
目〜１桁目も順次走査される。

一方、出力ポートロ４の出力が変化するタイミングで割
り込み信号ｉ下がＣＰＵに人力される。

この割り込み信号ＩＮＴを入力したＣＰＵは入力ポート
ロ６を指定するアドレスをアドレスデコード６８へ出力
して入力ポートロ６をイネーブルとし、この入力ポート
ロ６の入力をデータバスを介してデータメモリに取り込
む。

そして「Ｌ」になっている検出線があるか否か判定する
。

無ければ、出力ポートロ２を指定するアドレスをアドレ
スデコード６８に出力して、出力ポートロ２をイネーブ
ルとし、現在走査されている桁に関する文字データをデ
ータバスを介して出力ポートロ２へ出力する。

出力ポートロ２は入力した文字データをデコードしてセ
グメント表示制御信号を形成し、各桁へ出力する。

すると７セグメント液晶表示器７２は、現在走査されて
共通電極側にｒＬ」が印加されている桁に文字を表示さ
せる。

以下、走査の進行に従い同様の処理を繰り返す。

若し、走査線Ｒ３と検出線Ｑ２に係るキーをユーザがオ
ンしたとき、走査線Ｒ３が走査されている量検出線Ｑ２
が「Ｌ」に落ちる。

すると入力ポートロ６より読み取られるデータは（ＨＬ
ＨＨ）となり、データメモリに格納される。

この場合、検出線Ｑｌ−Ｑ／ｌの中に「Ｌ」が有るか否
かの判定でＹＥＳとなるため、ＣＰＵは出力ポートロ４
を指定するアドレスと■信号をアドレスデコード６８へ
出力し、出力ポートロ４をイネーブルとし、かつリード
状態にさせて現在の出力ポートロ４の出力を読す取り、
データメモリに格納する。

これにより、ユーザがオンしたキーに係るＲとＱに関す
る座標データが得られ、所定の変換をすることでキーの
定義文字が分かる。

これが２桁目に係る文字の場合、ＣＰＵは前述と同様に
して７セグメント液晶表示器７２の２桁目に表示させる
。

他のキーがオンされたときも同様である。

第４図のように７セグメントのデコーダ、シフトレジス
タ、入力ポート、アドレスデコード、デバイダなどの複
雑な機能を含むｌ１０６０でも、ＦＰＬＡからなるＩｌ
ｏをユーザがプログラムすることで簡単に実現できる。

第１図の実施例によれば、ワンチップマイコンにＦＰＬ
ＡからなるＩｌｏをオンチップしたことにより、ユーザ
がプログラムすることで、シリアルＩ１０　（ＵＡＲＴ
等を含む）やパラレルＩ１０のほか、割り込みコントロ
ール機能、ユーザオリエンテッドな特殊なハンドシェー
クコントロール機能など種々の機能を有するＩｌｏを実
現できる。

なお第１図では１１０部分をＦＰＬＡとしたが、Ｉ１０
以外にも内部バスと接続されたＦＰＬＡをオンチップし
ておけば、Ｉｌｏとは別にＤＭＡコントローラ、カウン
ター、タイマー、メモリマネジメント機能、ソフトで実
現不能な種々のコントロール機能などを実現することも
できる。

また、周辺信号処理回路用としてオンチップするＰＬＤ
もＦＰＬＡに限定されず、更に、メモリをチップ外に設
けるようにしたワンチップマイコンにも適用できる。

〔発明の効果〕

この発明に係るワンチップマイクロコンピュータでは、
一部または全部の周辺信号処理回路を、プログラマブル
ロジックデバイスを用いて構成したことことにより、ユ
ーザ側で必要とする特殊な機能でも、単にプログラムロ
ックデバイスにプログラムするだけで実現でき、外部に
他のしｓ＋を取りつけなくて済んだり、取りつける場合
でも数を截らすことができる。

また、カウンタやシフトレジスフ等の数値設定などを除
き周辺信号処理回路に対する複雑、かつ、煩雑な動作モ
ード設定をソフト的に行う必要がなく、ワンチップマイ
コンで可能な処理許容量を大きくできるという優れた効
果がある。

【図面の簡単な説明】

第１図はこの発明の１つの実施例に係るワンチップマイ
コンのブロック図、第２図は第１図中のＩｌｏの一例を
示す回路図、第３図は第２図のＩｌｏをプログラムする
際の手順を示すタイムチャート、第４図は第１図のＩｌ
ｏで実現した電卓用ワンチップマイコンのキー人力・表
示出力用Ｉ１０の等価ブロック図である。 主な符号の説明 １０：ワンチップマイクロコンピータ、１２　　：　　
ＣＰＵ、　　　　　　１　　Ｂ、　　６０　　：　　Ｉ
ｌｏ。

Claims (1)

1. 【特許請求の範囲】 ＣＰＵと、メモリでない１乃至複数の周辺信号処理回路
   と、を含むワンチップマイクロコンピュータにおいて、 一部または全部の周辺信号処理回路を、プログラマブル
   ロジックデバイスを用いて構成したこと、を特徴とする
   ワンチップマイクロコンピュータ。