JPS61288231A - 仮想計算機システムのための入出力命令実行装置 - Google Patents
仮想計算機システムのための入出力命令実行装置Info
- Publication number
- JPS61288231A JPS61288231A JP60130038A JP13003885A JPS61288231A JP S61288231 A JPS61288231 A JP S61288231A JP 60130038 A JP60130038 A JP 60130038A JP 13003885 A JP13003885 A JP 13003885A JP S61288231 A JPS61288231 A JP S61288231A
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- input
- address
- virtual machine
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、仮想計算機システムにおける入出力処理の制
御に関し、特に、入出力処理の直接実行機構に関する。
御に関し、特に、入出力処理の直接実行機構に関する。
通常の仮想計算機システムにおいて、入出力命令の実行
は、仮想計算機制御プログラム（以下ＶＭＭと略記）が
介入して、シミュレーション処理により実現され、その
ため、大きなオーバヘッドを伴う。特開昭５８−２００
３６３号及び同５８−′２００３６４号の発明は、仮想
計算機（以下ＶＭと略記）が発行した入出力命令で実計
算機の入出力装置を直接駆動することによって、前記の
オーバヘッドを削減しようとするものであり、その目的
のために、中央処理装置と入出力データ制御装置の間の
通信のための専用領域（通信領域）を、主記憶装置内に
用意する。中央処理装置は、ＶＭから発行された入出力
命令に応答して、通信領域に、ＶＭ識別子、入出力装置
番号及びチャネルプログラムアドレスをセットする。入
出力データ制御装置は、通信領域から前記の情報を読出
して、入出力装置番号とチャネルプログラムアドレスを
実システムのものに変換し、入出力動作を実行する。
は、仮想計算機制御プログラム（以下ＶＭＭと略記）が
介入して、シミュレーション処理により実現され、その
ため、大きなオーバヘッドを伴う。特開昭５８−２００
３６３号及び同５８−′２００３６４号の発明は、仮想
計算機（以下ＶＭと略記）が発行した入出力命令で実計
算機の入出力装置を直接駆動することによって、前記の
オーバヘッドを削減しようとするものであり、その目的
のために、中央処理装置と入出力データ制御装置の間の
通信のための専用領域（通信領域）を、主記憶装置内に
用意する。中央処理装置は、ＶＭから発行された入出力
命令に応答して、通信領域に、ＶＭ識別子、入出力装置
番号及びチャネルプログラムアドレスをセットする。入
出力データ制御装置は、通信領域から前記の情報を読出
して、入出力装置番号とチャネルプログラムアドレスを
実システムのものに変換し、入出力動作を実行する。
ＶＭの入出力装置番号から実入出力装置番号への変換は
、中央処理装置による通信領域への情報設定の時に行な
われてもよい。入出力装置番号変換テーブルとアドレス
変換テーブルは、主記憶装置内に用意される。
、中央処理装置による通信領域への情報設定の時に行な
われてもよい。入出力装置番号変換テーブルとアドレス
変換テーブルは、主記憶装置内に用意される。
しかしながら、これらの発明は、前掲公報の記載による
限り、次のような問題を残す。
限り、次のような問題を残す。
（ａ） 複数のＶＭが、入出力装置、入出力制御装置
、チャネル等の入出カリソースを共有すれば、当然にリ
ソース競合が起こるが、これをソフトウェアとハードウ
ェアでどのように解決するのか、明らかでない。したが
って、入出力命令の実行に際してＶＭＭの介入が必要か
否かも、不明である。
、チャネル等の入出カリソースを共有すれば、当然にリ
ソース競合が起こるが、これをソフトウェアとハードウ
ェアでどのように解決するのか、明らかでない。したが
って、入出力命令の実行に際してＶＭＭの介入が必要か
否かも、不明である。
（ｂ） 入出力動作終了時における処理、すなわち、
ＶＭへの割込反映、入出力割込マスクの制御、割込優先
順位の制御などの方法が、全く示されていない。おそら
く、入出力割込みに対しては、ＶＭＭの介入が必要であ
ると考えられる。
ＶＭへの割込反映、入出力割込マスクの制御、割込優先
順位の制御などの方法が、全く示されていない。おそら
く、入出力割込みに対しては、ＶＭＭの介入が必要であ
ると考えられる。
（Ｃ） 通信領域の管理方法が明らかでない。例えば
、入出力装置ビジー等の条件コードを中央処理装置に返
す時に、通信領域から該当するエン） ＩＪを取除く必
要があろう。入出力終了割込みに際しても同様である。
、入出力装置ビジー等の条件コードを中央処理装置に返
す時に、通信領域から該当するエン） ＩＪを取除く必
要があろう。入出力終了割込みに際しても同様である。
更に、通信領域の登録や検索の具体的方法や、中央処理
装置と入出力データ制御装置の間のロック方法なども、
明らかでない。
装置と入出力データ制御装置の間のロック方法なども、
明らかでない。
本出願人の出願に係る特願昭５９−５５８７号の発明は
、前記（ａ）及び（ｂ）の問題を解決するものである。
、前記（ａ）及び（ｂ）の問題を解決するものである。
しかし、それも、次のような問題を残す。
（ｆ）アーキテクチャを異にする複数のＶＭがあるとき
、アドレス如換テーブルの形式は、一般に、ＶＭによっ
て異なる。チャネルプログラムに関するアドレス変換に
際してこのようなアーキテクチャの違いに対処するだめ
の、具体的手段が必要である。
、アドレス如換テーブルの形式は、一般に、ＶＭによっ
て異なる。チャネルプログラムに関するアドレス変換に
際してこのようなアーキテクチャの違いに対処するだめ
の、具体的手段が必要である。
（ロ）ＶＭが仮想記憶方式のＯ８を持てば、そのチャネ
ルプログラムには、アドレスレベルの異なるもの、すな
わち、ＶＭの仮想記憶空間上のチャネルプログラムと、
ＶＭの実記憶空間上のチャネルプログラムとが混在する
場合がある。このような場合に対処するための具体的手
段が必要である。
ルプログラムには、アドレスレベルの異なるもの、すな
わち、ＶＭの仮想記憶空間上のチャネルプログラムと、
ＶＭの実記憶空間上のチャネルプログラムとが混在する
場合がある。このような場合に対処するための具体的手
段が必要である。
（ハ） ＶＭＭの制御下でＶＭの入出力命令の実行環境
を定義するための命令が必要であり、そのような命令の
取扱いを明確にする必要がある。
を定義するための命令が必要であり、そのような命令の
取扱いを明確にする必要がある。
本発明の目的は、仮想計算機システムにおける入出力命
令の直接実行機構のために、ＶＭ間のアーキテクチャの
違いや、チャネルプログラムのアドレスレベルの変化に
対処する手段を、提供することにある。
令の直接実行機構のために、ＶＭ間のアーキテクチャの
違いや、チャネルプログラムのアドレスレベルの変化に
対処する手段を、提供することにある。
本発明は、ＶＭ間のアーキテクチャ（すなわちアドレス
変換テーブルの形式）の違いに対処するために、各ＶＭ
に割当てられた入出力装置に対応して主記憶装置中に用
意された特定の領域（例えば、ハードウェア又はマイク
ロプログラムのみが直接アクセスできるサブチャネル制
御ブロック）に、当該ＶＭのアーキテクチャを示す情報
を、当該ＶＭの定義時に設定する。この情報の設定は、
他のＶＭ定義情報の設定と共に、ＶＭＭ専用の命令の実
行を介して行なわれるようにするのがよい。
変換テーブルの形式）の違いに対処するために、各ＶＭ
に割当てられた入出力装置に対応して主記憶装置中に用
意された特定の領域（例えば、ハードウェア又はマイク
ロプログラムのみが直接アクセスできるサブチャネル制
御ブロック）に、当該ＶＭのアーキテクチャを示す情報
を、当該ＶＭの定義時に設定する。この情報の設定は、
他のＶＭ定義情報の設定と共に、ＶＭＭ専用の命令の実
行を介して行なわれるようにするのがよい。
チャネルプログラムの実行に際して、ＶＭのアドレス変
換テーブルを参照する時には、このアーキテクチャ情報
が読出され、それに基づいたテーブル検索が行なわれる
。
換テーブルを参照する時には、このアーキテクチャ情報
が読出され、それに基づいたテーブル検索が行なわれる
。
また、チャネルプログラム中におけるアドレスレベルの
変化に対処するために、入出力命令はチャネルプログラ
ム中で用いられるアドレスレベル及びその変化を示す情
報を持ち、チャネルプログラム実行時には、この情報に
従い、必要があれば前記アーキテクチャ情報も用いて、
それぞれのアドレスレベルに適したアドレス変換が行な
われる。
変化に対処するために、入出力命令はチャネルプログラ
ム中で用いられるアドレスレベル及びその変化を示す情
報を持ち、チャネルプログラム実行時には、この情報に
従い、必要があれば前記アーキテクチャ情報も用いて、
それぞれのアドレスレベルに適したアドレス変換が行な
われる。
チャネルプログラムの実行を終えた時には、最後に実行
されたチャネル指令語のアドレスに加えて、そのアドレ
スレベルが、主記憶装置の前記特定領域に転送され、後
続する動作に利用される。
されたチャネル指令語のアドレスに加えて、そのアドレ
スレベルが、主記憶装置の前記特定領域に転送され、後
続する動作に利用される。
第２図は、本発明を含む計算機システムの概略を示す。
このシステムは、中央処理装置（ＣＰＵ）１０００、主
記憶装置（ＭＳ）２０００ 、入出カプロセッサ（ＩＯ
Ｐ）３０００及び入出力コントローラ（ＩＯＣ）を有す
る。このような概要的構成自体は、周知である。
記憶装置（ＭＳ）２０００ 、入出カプロセッサ（ＩＯ
Ｐ）３０００及び入出力コントローラ（ＩＯＣ）を有す
る。このような概要的構成自体は、周知である。
ＣＰＵ１０００け、ＶＭＭ用グレフィクスレジスタ（Ｃ
ＰＰＸＩＩ、 ） １０１０、走行中ＶＭ用プレフィク
スレジスタ（ＶＭＰＸＲ，）１０７０、仮想計算機（Ｖ
ＭＳ）制御レジスタ群１０８０、ＶＭＳ制御フラグ群１
０９０、制御レジスタ（Ｃ’Ｒ）群１１００、プログラ
ムステータスワード（ＰＳＷ）ｘｏ’ｚｏ％入出力（Ｉ
ｌｏ）命令実行回路１０３０、Ｉ１０命令命令用マイク
ロプログラム（μＰＩ）１０５０、Ｉ１０割込回路１０
４０及びＩ１０割込処理用マイクロプログラム（μＰｉ
１０６０を有する。これらは、基本的には従来のシステ
ムにも備えられているものであるが、１０３０，１０４
０．１０５０及び１０６０は、本発明に適合するように
修正されている。
ＰＰＸＩＩ、 ） １０１０、走行中ＶＭ用プレフィク
スレジスタ（ＶＭＰＸＲ，）１０７０、仮想計算機（Ｖ
ＭＳ）制御レジスタ群１０８０、ＶＭＳ制御フラグ群１
０９０、制御レジスタ（Ｃ’Ｒ）群１１００、プログラ
ムステータスワード（ＰＳＷ）ｘｏ’ｚｏ％入出力（Ｉ
ｌｏ）命令実行回路１０３０、Ｉ１０命令命令用マイク
ロプログラム（μＰＩ）１０５０、Ｉ１０割込回路１０
４０及びＩ１０割込処理用マイクロプログラム（μＰｉ
１０６０を有する。これらは、基本的には従来のシステ
ムにも備えられているものであるが、１０３０，１０４
０．１０５０及び１０６０は、本発明に適合するように
修正されている。
ＣＰＰＸＲ１０１０は、ＶＭＭのブレフイクスのホスト
絶対アドレス（実計算機システムの絶対アドレス）を保
持し、ＶＭＰＸＲ，１０７０は、走行中のＶＭのプレフ
イクスのホスト絶対アドレスを保持する。
絶対アドレス（実計算機システムの絶対アドレス）を保
持し、ＶＭＰＸＲ，１０７０は、走行中のＶＭのプレフ
イクスのホスト絶対アドレスを保持する。
なお、これらについては後に再述する。ＶＭＳ制御レジ
しタ群１０８０は、第３図に示すように、走行中の常駐
ＶＭ（後述するように、ＭＳ上の単一の連続領域を主記
憶装置として割当てられだＶＭ）の主記憶装置のホスト
絶対アドレスの下限（α）及び上限（β）並びにＶＭ番
号（ＶＭ＋）を保持する各レジスタ１０８０（１）、１
０８０（２）及び１０８０（３）からなる。なお、α及
びβについては後で詳述する。
しタ群１０８０は、第３図に示すように、走行中の常駐
ＶＭ（後述するように、ＭＳ上の単一の連続領域を主記
憶装置として割当てられだＶＭ）の主記憶装置のホスト
絶対アドレスの下限（α）及び上限（β）並びにＶＭ番
号（ＶＭ＋）を保持する各レジスタ１０８０（１）、１
０８０（２）及び１０８０（３）からなる。なお、α及
びβについては後で詳述する。
ＶＭＳ制御フラグ群１０９０は、第４図に示されるよう
に、フラグＱ １０９０（１）、 Ｖ １０９０（２）
及びＧ５１０９０（３）からなる。これらのフラグは、
それぞれ、次のようなモードを表わす。
に、フラグＱ １０９０（１）、 Ｖ １０９０（２）
及びＧ５１０９０（３）からなる。これらのフラグは、
それぞれ、次のようなモードを表わす。
（１） フラグＧ
Ｇ＝１・・・・・・ＶＭモード
Ｇ＝０・・・・・・ハイバモード
ＶＭモードは、ＶＭが走行中のモードであシ、ハイパモ
ードは、ＶＭＭが走行中のモードである。
ードは、ＶＭＭが走行中のモードである。
（２）フラグＶ
Ｖ＝１・・・・・・ＶＭＳモード
■二〇・・・・・・ネイティブモード
ＶＭＳモードは、仮想計算機システムとしての動作が行
なわれるモードであり、前記の７ラグＧ及び後記のフラ
グＧＳは、このモードにおいてのみ意味を持つ。ネイテ
ィブモードは、実計算機モードであり、このモードでは
通常のＯ８下での動作が行なわれる。
なわれるモードであり、前記の７ラグＧ及び後記のフラ
グＧＳは、このモードにおいてのみ意味を持つ。ネイテ
ィブモードは、実計算機モードであり、このモードでは
通常のＯ８下での動作が行なわれる。
（３） フラグＧＳ
ＧＳ＝０１・・・・・・Ｖ＝Ｒ，のＶＭモードＧＳ＝１
０・・・・・・Ｖ＝几、１のＶＭモードＧＳ＝１１・・
・・・・Ｖ＝ＶのＶＭモードこのフラグは、走行中のＶ
Ｍのストレジモード（ＶＭＯ主記憶装置への実ＭＳの領
域の割当ての型ンを表わす。すなわち、”０１”は走行
中のＶＭの主記憶装置がα＝０に始まる連続領域である
こと（Ｖ＝ＲのＶＭ）を表わし、１０”は通常の常駐Ｖ
Ｍ（Ｖ＝Ｒ□皿のＶＭ）を表わし、１１”はその他のＶ
Ｍ（Ｖ＝ＶのＶＭ）を表わす。
０・・・・・・Ｖ＝几、１のＶＭモードＧＳ＝１１・・
・・・・Ｖ＝ＶのＶＭモードこのフラグは、走行中のＶ
Ｍのストレジモード（ＶＭＯ主記憶装置への実ＭＳの領
域の割当ての型ンを表わす。すなわち、”０１”は走行
中のＶＭの主記憶装置がα＝０に始まる連続領域である
こと（Ｖ＝ＲのＶＭ）を表わし、１０”は通常の常駐Ｖ
Ｍ（Ｖ＝Ｒ□皿のＶＭ）を表わし、１１”はその他のＶ
Ｍ（Ｖ＝ＶのＶＭ）を表わす。
ＭＳ２０００は、領域２００１と２００２に大別される
。領域２００１は、ハードウェアシステムエリア（Ｈ８
Ａ）と呼ばれ、ここに対しては、ハードウェア又はマイ
クロプログラムのみが参照・更新を行なうことができ、
ＣＰＵ１００Ｏのプログラム命令によって直接アクセス
することはできない。
。領域２００１は、ハードウェアシステムエリア（Ｈ８
Ａ）と呼ばれ、ここに対しては、ハードウェア又はマイ
クロプログラムのみが参照・更新を行なうことができ、
ＣＰＵ１００Ｏのプログラム命令によって直接アクセス
することはできない。
ＨＳ Ａは、Ｉ１０要求キュー２０７０、Ｉ１０割込要
求キュー２０８０及びサブチャネル制御ブロック群２０
９０を収容する。Ｉ１０要求キュー２０７０け。
求キュー２０８０及びサブチャネル制御ブロック群２０
９０を収容する。Ｉ１０要求キュー２０７０け。
第５図に示されるように、入出力装置と一対一に対応す
るサブチャネル（ＳＣ）に対するＩ１０要求の待行列を
保持する。Ｉ１０割込要求キュー２０８０は、第６図に
示すように、入出力動作を完了したサブチャネル（ＳＣ
）の待行列を、割込優先順位別に保持する。これらは従
来のものと同じである。
るサブチャネル（ＳＣ）に対するＩ１０要求の待行列を
保持する。Ｉ１０割込要求キュー２０８０は、第６図に
示すように、入出力動作を完了したサブチャネル（ＳＣ
）の待行列を、割込優先順位別に保持する。これらは従
来のものと同じである。
サブチャネル制御ブロック群２０９Ｏｕ本発明の特徴を
含み、それについては後述する。
含み、それについては後述する。
領域２００２は、プログラムでアクセスすることが可能
な領域であり、ＶＭＭのプレフィクス（ＰＳＡ）２１０
０、ＶＭＩのＰ Ｓ Ａ ２１１０、ＶＭｎのＰＳＡ２
１２０及びＶ’ＭＭ常駐部２２００を含む。これらも、
従来と変らない。
な領域であり、ＶＭＭのプレフィクス（ＰＳＡ）２１０
０、ＶＭＩのＰ Ｓ Ａ ２１１０、ＶＭｎのＰＳＡ２
１２０及びＶ’ＭＭ常駐部２２００を含む。これらも、
従来と変らない。
第７図は、常駐ＶＭの記憶装置階層を表わす。
第１常駐ＶＭ（ＶＭＩ）Ｏ主記憶装置２０００−１は、
ＭＳのプログラムアクセス可能領域２００２における、
ホスト絶対アドレスαＩからβ１までの連続領域を占め
、ＶＭ絶対アドレス０〜β１−αｌを持ち、ホスト絶対
アドレスｒ１に始まるＶＭＩのＰＳＡ２１１０と％ＶＭ
ＩのＯＳが用意するアドレス変換テーブル２０００−Ｉ
Ｔとを含む。アドレス変換テーブル２０００−ＩＴは、
ＶＭＩのＯ８が生成する任意数の仮想記憶空間２０００
−ＩＶとＶＭＩの主記憶装置２０００−１の間の、アド
レスの対応関係を与える。ＶＭｎで代表される他の常駐
ＶＭの主記憶装置２０００−ｎも同様である。走行中の
ＶＭの主記憶装置のホスト絶対アドレスの下限と上限、
例えば、ＶＭＩの走行中はαｌとβｌが、ＶＭＳ制御レ
ジしタ群１０８０中に、α１０８０（１）とβ１０８０
（２）として、それぞれ保持される。
ＭＳのプログラムアクセス可能領域２００２における、
ホスト絶対アドレスαＩからβ１までの連続領域を占め
、ＶＭ絶対アドレス０〜β１−αｌを持ち、ホスト絶対
アドレスｒ１に始まるＶＭＩのＰＳＡ２１１０と％ＶＭ
ＩのＯＳが用意するアドレス変換テーブル２０００−Ｉ
Ｔとを含む。アドレス変換テーブル２０００−ＩＴは、
ＶＭＩのＯ８が生成する任意数の仮想記憶空間２０００
−ＩＶとＶＭＩの主記憶装置２０００−１の間の、アド
レスの対応関係を与える。ＶＭｎで代表される他の常駐
ＶＭの主記憶装置２０００−ｎも同様である。走行中の
ＶＭの主記憶装置のホスト絶対アドレスの下限と上限、
例えば、ＶＭＩの走行中はαｌとβｌが、ＶＭＳ制御レ
ジしタ群１０８０中に、α１０８０（１）とβ１０８０
（２）として、それぞれ保持される。
ＶＭＭのＰ Ｓ Ａ ２１００は、ホスト絶対アドレス
Ｐｏから始まる。グレフィクス（ＰＳＡ）は、主記憶装
置に用意された固定領域で、ハードウェアが直接管理す
る割込情報を保持するためのものである。仮想計算機シ
ステムにおいては、ＶＭＭと各ＶＭが各自のＰＳＡを持
つ。ＶＭＭのＰＳＡのホスト絶対アドレスＰａは、ＣＰ
ＰＸ几１０１０に常時保持されており、走行中のＶＭの
ＰＥＡのホスト絶対アドレスｒ（例えば、ＶＭＩが走行
中ならばγ！ ）は、ＶＭＰＸＲ１０７０に保持される
。走行中のＶＭに反映すべきハードウェア割込み、例え
ば、走行中のＶＭの仮想記憶空間で生じるページフォル
ト割、込みは、ＶＭＰＸ几１０７０を介して、直接に、
走行中のＶＭのＰＳＡに反映される。すなわち、ＶＭＭ
（７）ＰＳＡ２１００を読出して一旦ＶＭＭに制御を渡
し、ＶＭＭ中のシミュレーションプログラムによって走
行中のＶＭのＰＳＡに反映するのではなく、ハードウェ
アとマイクロプログラムにより、ＶＭＰＸＲ，１０７０
に従って走行中のＶＭのＰＳＡ （例えば２１１０）に
直接アクセスして、反映処理を行なう。これらも従来と
同じである。
Ｐｏから始まる。グレフィクス（ＰＳＡ）は、主記憶装
置に用意された固定領域で、ハードウェアが直接管理す
る割込情報を保持するためのものである。仮想計算機シ
ステムにおいては、ＶＭＭと各ＶＭが各自のＰＳＡを持
つ。ＶＭＭのＰＳＡのホスト絶対アドレスＰａは、ＣＰ
ＰＸ几１０１０に常時保持されており、走行中のＶＭの
ＰＥＡのホスト絶対アドレスｒ（例えば、ＶＭＩが走行
中ならばγ！ ）は、ＶＭＰＸＲ１０７０に保持される
。走行中のＶＭに反映すべきハードウェア割込み、例え
ば、走行中のＶＭの仮想記憶空間で生じるページフォル
ト割、込みは、ＶＭＰＸ几１０７０を介して、直接に、
走行中のＶＭのＰＳＡに反映される。すなわち、ＶＭＭ
（７）ＰＳＡ２１００を読出して一旦ＶＭＭに制御を渡
し、ＶＭＭ中のシミュレーションプログラムによって走
行中のＶＭのＰＳＡに反映するのではなく、ハードウェ
アとマイクロプログラムにより、ＶＭＰＸＲ，１０７０
に従って走行中のＶＭのＰＳＡ （例えば２１１０）に
直接アクセスして、反映処理を行なう。これらも従来と
同じである。
ｌ０Ｐ３０００は、サブチャネルレジスタ群３０１１上
下限レジスタ群３０３０及び制御用のマイクロブＯクラ
ム（μｐＨ［）３０２０を有する。サブチャネルレジス
タ群３０１ｏは本発明の特徴を含み、それに応じて、μ
ｐＨ１３０２０も従来のものとは異なる機能を持ち、こ
れらについては後述する。上下限レジスタ群３０３０は
、第８図に示されるように、各常駐ＶＭの主記憶装置の
下限及び上限のポスト絶対アドレスαｌ〜α、βｌ〜β
。並びに状態ビット５ｌｕｌ−ｓイＵ、を保持する。状
態ピッ）ｓｌｕ、の意味は次のとおシである。
下限レジスタ群３０３０及び制御用のマイクロブＯクラ
ム（μｐＨ［）３０２０を有する。サブチャネルレジス
タ群３０１ｏは本発明の特徴を含み、それに応じて、μ
ｐＨ１３０２０も従来のものとは異なる機能を持ち、こ
れらについては後述する。上下限レジスタ群３０３０は
、第８図に示されるように、各常駐ＶＭの主記憶装置の
下限及び上限のポスト絶対アドレスαｌ〜α、βｌ〜β
。並びに状態ビット５ｌｕｌ−ｓイＵ、を保持する。状
態ピッ）ｓｌｕ、の意味は次のとおシである。
Ｓ ＋ ＝ １−・” Ｖ−几又はＲ、、Ｉ（Ｄ Ｖ
Ｍｓ Ｉ＝ Ｏ−−Ｖ ＝ Ｖ （Ｄ Ｖ Ｍｕ Ｉ＝
１・・・・・・有効エントリ ｕ１−０・・・・・・無効エントリ Ｓ１とｕ、が共にｔｏ １ｈｐのときのみ、下限アドレ
スα１と上限アドレスβ１がその意味を持つ。これらの
情報は、常駐ＶＭが定義、すなわちｔａｇ −ｏｎされ
る時に、そのためのＶＭＭ専用命令を実行するハードウ
ェア又はマイクロプログラムにより、）、 Ｈ８Ａ２０
０１内の特定の領域中に生成され、ｌ０Ｐ３０００が、
Ｉ１０１００実行に際し、前記領域から上下限レジスタ
群３０３０に取込む。これらは従来と変りがない。
Ｍｓ Ｉ＝ Ｏ−−Ｖ ＝ Ｖ （Ｄ Ｖ Ｍｕ Ｉ＝
１・・・・・・有効エントリ ｕ１−０・・・・・・無効エントリ Ｓ１とｕ、が共にｔｏ １ｈｐのときのみ、下限アドレ
スα１と上限アドレスβ１がその意味を持つ。これらの
情報は、常駐ＶＭが定義、すなわちｔａｇ −ｏｎされ
る時に、そのためのＶＭＭ専用命令を実行するハードウ
ェア又はマイクロプログラムにより、）、 Ｈ８Ａ２０
０１内の特定の領域中に生成され、ｌ０Ｐ３０００が、
Ｉ１０１００実行に際し、前記領域から上下限レジスタ
群３０３０に取込む。これらは従来と変りがない。
第１図ａ−ｅは、サブチャネル制御ブロック群２０９０
の詳細を示す。サブチャネル制御ブロック群２０９０は
、各サブチャネルに対応してサブチャネル制御ブロック
２０９０Ｋを持つ。サブチャネル制御ブロック２０９０
Ｋは、第１図すに示されるように、ＶＭ情報２０９０
−ＫＶと、サブチャネルステータスワード（ＳＣ８Ｗ）
２０９０−ＫＳを保持する。ＶＭ情報２０９０−ＫＶは
、第１図Ｃに示されるように、次のような情報を含む。
の詳細を示す。サブチャネル制御ブロック群２０９０は
、各サブチャネルに対応してサブチャネル制御ブロック
２０９０Ｋを持つ。サブチャネル制御ブロック２０９０
Ｋは、第１図すに示されるように、ＶＭ情報２０９０
−ＫＶと、サブチャネルステータスワード（ＳＣ８Ｗ）
２０９０−ＫＳを保持する。ＶＭ情報２０９０−ＫＶは
、第１図Ｃに示されるように、次のような情報を含む。
（１） ＶＭ４＝は、対応するサブチャネルを使用す
るＶＭの識別番号である。
るＶＭの識別番号である。
（２）状態フィールド２０９０−ＫＶＳは、前記ＶＭ＋
が示すＶＭに関するこのサブチャネルの状態を表わす。
が示すＶＭに関するこのサブチャネルの状態を表わす。
例えば、このフィールドは１バイトの長さを持ち、その
最上位ビットが“１″であることにより、このサブチャ
ネルが当該ＶＭに専属的に割当てられていることを表わ
す。
最上位ビットが“１″であることにより、このサブチャ
ネルが当該ＶＭに専属的に割当てられていることを表わ
す。
（３）ＣＣＷアドレス変換情報２０９０−ＫＶＣは、こ
のサブチャネルの制御に使われるチャネル指令語（ＣＣ
Ｗ）のためのアドレス変換に関する情報であり、第１図
ｄに示されるように、以下の情報を含む。
のサブチャネルの制御に使われるチャネル指令語（ＣＣ
Ｗ）のためのアドレス変換に関する情報であり、第１図
ｄに示されるように、以下の情報を含む。
（１）Ｌは、ＣＣＷのアドレスレベル（ＣＣＷ自体のア
ドレス及びＣＣＷが指定するデータアドレスの種類）を
示し、本発明により新たに用意されたものである。
ドレス及びＣＣＷが指定するデータアドレスの種類）を
示し、本発明により新たに用意されたものである。
Ｉ、＝００・・・・・・ホスト絶対アドレスによるＣＣ
ｗＬ＝０１・・・・・・ＶＭの絶対アドレスにょるＣＣ
ＷＬ＝１０・・・・・・ＶＭの仮想アドレスによるＣＣ
ＷＬ−１１・・・・・・ＶＭの絶対アドレスによるＣｃ
ｗとＶＭの仮想アドレスによる ＣＣＷの混在 （ｉｉ） ＳＳは、ＶＭの仮想記憶空間のセグメント
サイズを示す。すなわち、 ５ｓ＝ｏｏ・・・・・・６４ＫＢのセグメントサイズ５
Ｓ＝１０・・・・・・ＩＭＢのセグメントサイズ（＊；
ｉ）ｐ ｓは同じくページサイズを示す。
ｗＬ＝０１・・・・・・ＶＭの絶対アドレスにょるＣＣ
ＷＬ＝１０・・・・・・ＶＭの仮想アドレスによるＣＣ
ＷＬ−１１・・・・・・ＶＭの絶対アドレスによるＣｃ
ｗとＶＭの仮想アドレスによる ＣＣＷの混在 （ｉｉ） ＳＳは、ＶＭの仮想記憶空間のセグメント
サイズを示す。すなわち、 ５ｓ＝ｏｏ・・・・・・６４ＫＢのセグメントサイズ５
Ｓ＝１０・・・・・・ＩＭＢのセグメントサイズ（＊；
ｉ）ｐ ｓは同じくページサイズを示す。
ＰＳ＝０１・・・・・・２ Ｋ ＢのページサイズＰＳ
＝１０・・・・・・４ＫＢのページサイズ（ｉＶ）
Ｃは、Ｌ＝１１の場合に、ＶＭの仮想アドレスによるＣ
ＣＷ列とＶＭの絶対アドレスによるＣＣＷ列の、境界を
なすＣＣＷ（例えば’ｐｒａ −ｎｓｆｅｒ ｉｎ ｃ
ｈａｎｎｅｌ”コマｙド）の位置を示し、本発明により
新たに用意されたものである。
＝１０・・・・・・４ＫＢのページサイズ（ｉＶ）
Ｃは、Ｌ＝１１の場合に、ＶＭの仮想アドレスによるＣ
ＣＷ列とＶＭの絶対アドレスによるＣＣＷ列の、境界を
なすＣＣＷ（例えば’ｐｒａ −ｎｓｆｅｒ ｉｎ ｃ
ｈａｎｎｅｌ”コマｙド）の位置を示し、本発明により
新たに用意されたものである。
（Ｖ）、 Ｆは、使用されるｃｃｗのフォーマットを
示す。
示す。
Ｆ＝Ｏ・・・・・・フォーマット。
Ｆ＝１・・・・・・フォーマット１
フオーマツト０のｃＣＷは、第９図ａに示されており、
そのデータアドレスは２４ビツトの長さである。フォー
マット１のｃｃｗは、第９図すに示されており、そのデ
ータアドレスは３１ビツトの長さである。
そのデータアドレスは２４ビツトの長さである。フォー
マット１のｃｃｗは、第９図すに示されており、そのデ
ータアドレスは３１ビツトの長さである。
（４，） Ｓ Ｔ ＯＨ５ＶＭ（Ｄ仮想アドレスにょ
るｃＣＷが使用される場合に、そのＣＣＷが属するＶＭ
の仮想記憶空間を定義するセグメントテーブルの先頭ア
ドレス（セグメントテーブルオリジン）ヲ含む。このア
ドレスは、ＶＭの実アドレスである。
るｃＣＷが使用される場合に、そのＣＣＷが属するＶＭ
の仮想記憶空間を定義するセグメントテーブルの先頭ア
ドレス（セグメントテーブルオリジン）ヲ含む。このア
ドレスは、ＶＭの実アドレスである。
（５）ＣＣＷアドレスは、対応するサブチャネルで実行
されるチャネルプログラムの先頭のＣＣＷのアドレスを
示す。
されるチャネルプログラムの先頭のＣＣＷのアドレスを
示す。
ＶＭ７−キｆりｆヤ（ＡＲ）２０９０−ＫＶＡは、当該
サブチャネルを使用するＶＭのアーキテクチャを、次の
ように識別する。
サブチャネルを使用するＶＭのアーキテクチャを、次の
ように識別する。
ＡＲ＝０１・・・・・・アーキテクチャＭＡＲ＝１０・
・・・・・アーキテクチャＭ／ＥＡＡｌｌ、＝１１・・
・・・・アーキテクチャＭ／ＸＡここで、Ｍ、Ｍ／ＥＡ
及びＥ／ＸＡは、３種の異なるアーキテクチャを表わす
ために仮りに用いられた記号であって、それ以上の特別
の意味は持たない。アーキテクチャが異なると、アドレ
ス変換テーブルのレイアウトやエントリバイト数などが
異なるので、この差異に適応するだめに１本発明により
この情報が用意される。
・・・・・アーキテクチャＭ／ＥＡＡｌｌ、＝１１・・
・・・・アーキテクチャＭ／ＸＡここで、Ｍ、Ｍ／ＥＡ
及びＥ／ＸＡは、３種の異なるアーキテクチャを表わす
ために仮りに用いられた記号であって、それ以上の特別
の意味は持たない。アーキテクチャが異なると、アドレ
ス変換テーブルのレイアウトやエントリバイト数などが
異なるので、この差異に適応するだめに１本発明により
この情報が用意される。
５Ｃ８Ｗ２０９０−ＫＳは、Ｉ１０動作完了時における
当該サブチャネルの状態を表わし、第１図ｅに示される
ように、次のような情報を含む。
当該サブチャネルの状態を表わし、第１図ｅに示される
ように、次のような情報を含む。
（１）ＡＬは、このサブチャネルで最後に実行されたＣ
ＣＷのアドレスレベルを示す。
ＣＷのアドレスレベルを示す。
ＡＬ＝００・・・・・・ホスト絶対アドレスＡＬ＝０１
・・・・・・ＶＭの絶対アドレスＡＬ＝１０・・・・・
・ＶＭの仮想アドレスこれは、本発明により新たに用意
された情報である。
・・・・・・ＶＭの絶対アドレスＡＬ＝１０・・・・・
・ＶＭの仮想アドレスこれは、本発明により新たに用意
された情報である。
（２）最後に実行されたＣＣＷのアドレスに′８”を加
えた値は、その次のＣＣＷのアドレスを示す。
えた値は、その次のＣＣＷのアドレスを示す。
′８″を加えたのは、ＣＣＷの長さが８バイトであるこ
とによる。このアドレスの値は、前記ＡＬが示すアドレ
スレベルによるものである。第１図ｆは、以上の諸情報
を一括して示す。
とによる。このアドレスの値は、前記ＡＬが示すアドレ
スレベルによるものである。第１図ｆは、以上の諸情報
を一括して示す。
ｌ０Ｐ３０００内のサブチャネルレジスタ群３０１０は
、第１０図に示されるように、各サブチャネル対応にサ
ブチャネルレジスタ３０１０−Ｋを持ち。
、第１０図に示されるように、各サブチャネル対応にサ
ブチャネルレジスタ３０１０−Ｋを持ち。
各サブチャネルレジスタは、対応するサブチャネルが使
用するＣＣＷのためのアドレス変換に必要な情報ＡＲ，
Ｌ％８８．ＰＳ、ＶＭす、Ｃ，ＦｌＳＴＯ及びＣＣＷア
ドレスを含む。これらの意味内容は、前述したサブチャ
ネル制御ブロック中のＶＭ情報２０９０−ＫＶにおける
、同一符号で示された情報と同じである。
用するＣＣＷのためのアドレス変換に必要な情報ＡＲ，
Ｌ％８８．ＰＳ、ＶＭす、Ｃ，ＦｌＳＴＯ及びＣＣＷア
ドレスを含む。これらの意味内容は、前述したサブチャ
ネル制御ブロック中のＶＭ情報２０９０−ＫＶにおける
、同一符号で示された情報と同じである。
これらの情報は、次のようにして生成又は取得される。
まず、ＶＭの定義時に、そのためのＶＭＭ専用命令を実
行するハードウェア又はマイクロプログラムにより、そ
のＶＭに専属的に割当てられたサブチャネルに対応する
サブチャネル制御ブロック０．ＶＭ情報領域２０９０−
ＫＶに、ＶＭす、状態フィールド及びへ几がセットされ
る。当該サブチャネル制御ブロック中のＣＣＷアドレス
変換情報２０９０−ＫＶＣの内容は、後述するようにし
て、このサブチャネルに向けられたＩ１０起動命令の実
行時に、１１０命令のオペランドの情報とＣＲＩｌｏｏ
から転送される。１．ＯＰ内のサブチャネルレジスタ３
０１０−にの内容は、後述するようにして、サブチャネ
ルの起動時に、サブチャネル制御ブロックのＶＭ情報領
域２０９０−ＫＶから取込まれる。また、Ｓ Ｃ５Ｗ２
０９０−Ｋ Ｓの内容は、Ｉ１０処理完了時に、ｌ０Ｐ
３０００から得られる。
行するハードウェア又はマイクロプログラムにより、そ
のＶＭに専属的に割当てられたサブチャネルに対応する
サブチャネル制御ブロック０．ＶＭ情報領域２０９０−
ＫＶに、ＶＭす、状態フィールド及びへ几がセットされ
る。当該サブチャネル制御ブロック中のＣＣＷアドレス
変換情報２０９０−ＫＶＣの内容は、後述するようにし
て、このサブチャネルに向けられたＩ１０起動命令の実
行時に、１１０命令のオペランドの情報とＣＲＩｌｏｏ
から転送される。１．ＯＰ内のサブチャネルレジスタ３
０１０−にの内容は、後述するようにして、サブチャネ
ルの起動時に、サブチャネル制御ブロックのＶＭ情報領
域２０９０−ＫＶから取込まれる。また、Ｓ Ｃ５Ｗ２
０９０−Ｋ Ｓの内容は、Ｉ１０処理完了時に、ｌ０Ｐ
３０００から得られる。
なお、複数のＶＭで共用されるサブチャネルに対するＩ
１０命令は、競合問題の解決のため、直接実行を避けて
、従来のようにＶＭＭの介入により処理するのが好まし
い。
１０命令は、競合問題の解決のため、直接実行を避けて
、従来のようにＶＭＭの介入により処理するのが好まし
い。
第１１図は、ＶＭのＯ８から発行されたＩ１０起動命令
と、それに対応するチャネルプログラム（ＣＣＷチェイ
ン）の−例を示す。Ｉ１０起動命令２８０１は、命令コ
ード５ＳＣＨ（スタートサブチャネル）と、ベースレジ
スタ指定値Ｂと、ディスプレイスメントＤを含む。Ｂで
指定されるペースレジスタの内容とＤの和が、オペラン
ド２８００のアドレスを与える。サブチャネル番号を格
納したレジスタ２８０２も、Ｉ１０起動命令２８０１の
オペランドの一つであシ、特定のレジスタ番号で指定さ
れる。
と、それに対応するチャネルプログラム（ＣＣＷチェイ
ン）の−例を示す。Ｉ１０起動命令２８０１は、命令コ
ード５ＳＣＨ（スタートサブチャネル）と、ベースレジ
スタ指定値Ｂと、ディスプレイスメントＤを含む。Ｂで
指定されるペースレジスタの内容とＤの和が、オペラン
ド２８００のアドレスを与える。サブチャネル番号を格
納したレジスタ２８０２も、Ｉ１０起動命令２８０１の
オペランドの一つであシ、特定のレジスタ番号で指定さ
れる。
オペランド２８００は、情報ＳＴＯ，Ｃ，Ｌ、Ｆ及びＣ
ＣＷアドレスを含み、これらの意味内容は。
ＣＷアドレスを含み、これらの意味内容は。
既述の第１図において同一符号で示されたものと同じで
ある。ただし、ＶＭＯＯ８自体はＶＭＮ実計算機かを区
別せずに、単に絶対アドレスか仮想アドレスかを区別す
るだけであシ、それが、ＶＭＳの下で、ｌ０Ｐ３０００
により、第１図について説明したような意味に解釈され
るのである。したがって、ネイティブモードにおいては
、ＳＴＯは実計算機システムにおける実アドレスであり
、Ｌが示すアドレスレベルも、実計算機システムにおけ
るものと解釈される。
ある。ただし、ＶＭＯＯ８自体はＶＭＮ実計算機かを区
別せずに、単に絶対アドレスか仮想アドレスかを区別す
るだけであシ、それが、ＶＭＳの下で、ｌ０Ｐ３０００
により、第１図について説明したような意味に解釈され
るのである。したがって、ネイティブモードにおいては
、ＳＴＯは実計算機システムにおける実アドレスであり
、Ｌが示すアドレスレベルも、実計算機システムにおけ
るものと解釈される。
第１１図は、ＶＭの絶対アドレスによるＣＣＷの列２８
１０−几に、ＶＭの仮想アドレスによるＣＣＷＯ列２８
１０−Ｖが続く例を示している。このとき、Ｉ１０起動
命令のオペランド２８００中のＬは′１１”であり、Ｃ
ＣＷアドレスは、絶対アドレスＣＣＷ列２８１０−Ｒの
先頭ＣＣＷＩの位置を、ＶＭの絶対アドレスにより示し
、Ｃは、絶対アドレスＣＣＷ列２８１〇−凡の末尾に置
かれたＴ Ｉ Ｃ（Ｔｒａｎｓｆｅｒ ｉｎ ｃｈａｎ
ｎｅｌ ） コーｑンドの相対位置を示す。ＴＩＣコマ
ンドは、チャネルブ幣ログラムにおけるジャンプ命令で
あシ、そのジャンプ先は、ＶＭの仮想記憶空間（例えば
第７図の２０００−■）中ｏｃｃｗ列２８１０−Ｖの先
頭ＣＣＷ４の位置を、ＶＭの仮想アドレスにより示す。
１０−几に、ＶＭの仮想アドレスによるＣＣＷＯ列２８
１０−Ｖが続く例を示している。このとき、Ｉ１０起動
命令のオペランド２８００中のＬは′１１”であり、Ｃ
ＣＷアドレスは、絶対アドレスＣＣＷ列２８１０−Ｒの
先頭ＣＣＷＩの位置を、ＶＭの絶対アドレスにより示し
、Ｃは、絶対アドレスＣＣＷ列２８１〇−凡の末尾に置
かれたＴ Ｉ Ｃ（Ｔｒａｎｓｆｅｒ ｉｎ ｃｈａｎ
ｎｅｌ ） コーｑンドの相対位置を示す。ＴＩＣコマ
ンドは、チャネルブ幣ログラムにおけるジャンプ命令で
あシ、そのジャンプ先は、ＶＭの仮想記憶空間（例えば
第７図の２０００−■）中ｏｃｃｗ列２８１０−Ｖの先
頭ＣＣＷ４の位置を、ＶＭの仮想アドレスにより示す。
この仮想記憶空間２０００−Ｖのためのセグメントテー
ブルの先頭アドレスは、オペランド２８００中のＳＴＯ
により、ＶＭの実アドレスで示されている。
ブルの先頭アドレスは、オペランド２８００中のＳＴＯ
により、ＶＭの実アドレスで示されている。
なお、本実施例では、説明を簡明にするため、絶対アド
レスＣＣＷ列と仮想アドレスＣＣＷ列の混在は、第１１
図に示される型においてのみ許されるものとするが、他
の型の混在も許されるようにしてもよいのはもちろんで
ある。
レスＣＣＷ列と仮想アドレスＣＣＷ列の混在は、第１１
図に示される型においてのみ許されるものとするが、他
の型の混在も許されるようにしてもよいのはもちろんで
ある。
以下、動作を説明する。計算機システムをＶＭＳモード
で動かすかネイティブモードで動かすかが、初期プログ
ラムロード時に指定される。この指定は、オペレータが
行なってもよい。フラグＶ１０９０（２）は、ＶＭＳモ
ードのときに′１”にセットされ、ネイティブモードの
ときにｆｉＯ“にセットされる。
で動かすかネイティブモードで動かすかが、初期プログ
ラムロード時に指定される。この指定は、オペレータが
行なってもよい。フラグＶ１０９０（２）は、ＶＭＳモ
ードのときに′１”にセットされ、ネイティブモードの
ときにｆｉＯ“にセットされる。
以下、ＶＭＳモードの場合について述べる。ＶＭの定義
時に、常駐ＶＭに対して、前述のように。
時に、常駐ＶＭに対して、前述のように。
そのＶＭＯ主記憶装置の下限アドレスαと上限アドレス
βがＨ８Ａ内の特定の領域にセットされるとともに、そ
のＶＭに専属的に割当てられたサブチャネルに対応する
サブチャネル制御ブロックのＶＭ情報領域２０９０−Ｋ
Ｖにおいて、ＶＭ手、状態フィールド及びＡＲがセット
される。そのほかに、仮想ザブチャネル番号から実サブ
チャネル番号への変換テーブルその他のＶＭＳに必要な
変換テーブルが、従来どおシ用意される。
βがＨ８Ａ内の特定の領域にセットされるとともに、そ
のＶＭに専属的に割当てられたサブチャネルに対応する
サブチャネル制御ブロックのＶＭ情報領域２０９０−Ｋ
Ｖにおいて、ＶＭ手、状態フィールド及びＡＲがセット
される。そのほかに、仮想ザブチャネル番号から実サブ
チャネル番号への変換テーブルその他のＶＭＳに必要な
変換テーブルが、従来どおシ用意される。
あるＶＭの走行を開始させるに当た。９．ＶＭ起動専用
命令を介して、フラグＧ１０９０（１）、Ｇ５１０９０
（３）及びｖＭす１０８０（３）がセットされ、更に、
常駐ＶＭの場合は、その主記憶装置の下限アドレスα１
０８０（１）と上限アドレスβ１０８０（２）がセット
される。本実施例では、常駐ＶＭからのＩ１０命令のみ
が直接実行されるものとし、以下、常駐ＶＭについて説
明する。ＣＲＩｌｏｏには、ＶＭのＯ８により、ＳＳ及
びＰＳの値がセットされる。
命令を介して、フラグＧ１０９０（１）、Ｇ５１０９０
（３）及びｖＭす１０８０（３）がセットされ、更に、
常駐ＶＭの場合は、その主記憶装置の下限アドレスα１
０８０（１）と上限アドレスβ１０８０（２）がセット
される。本実施例では、常駐ＶＭからのＩ１０命令のみ
が直接実行されるものとし、以下、常駐ＶＭについて説
明する。ＣＲＩｌｏｏには、ＶＭのＯ８により、ＳＳ及
びＰＳの値がセットされる。
走行中のＶＭがＩ１０起動命令２８０１を発行すると、
ＣＰＵ１０００のＩ１０命令実行回路１０３０は、それ
を解釈し、オペランド２８００のアドレスをＢとＤに基
づいて計算した後、μＰ ｉ １０５０に制御を渡す。
ＣＰＵ１０００のＩ１０命令実行回路１０３０は、それ
を解釈し、オペランド２８００のアドレスをＢとＤに基
づいて計算した後、μＰ ｉ １０５０に制御を渡す。
μＰ Ｉ １０５０は、変換テーブルに基づいて、工１
０起動命令が指定するサブチャネル番号２８０２を実サ
ブチャネル番号に変換し、続いて、該当するサブチャネ
ル制御ブロック２０９０−Ｋを、サブチャネル制御ブロ
ック群２０９０から取出し、状態フィールド２０９０−
ＫＶＳを調べる。
０起動命令が指定するサブチャネル番号２８０２を実サ
ブチャネル番号に変換し、続いて、該当するサブチャネ
ル制御ブロック２０９０−Ｋを、サブチャネル制御ブロ
ック群２０９０から取出し、状態フィールド２０９０−
ＫＶＳを調べる。
その結果、そのサブチャネルが当該ＶＭに専属的に割当
てられたものでなければ（先頭ビット＝ｔｔ Ｏｔｙ
）、直接実行が許されないので、ＶＭＭが呼出されるが
、専属的に割当てられたサブチャネルであれば（先頭ビ
ット＝“１”）、次に、そのサブチャネルがビジーであ
るか否かが調べられる。
てられたものでなければ（先頭ビット＝ｔｔ Ｏｔｙ
）、直接実行が許されないので、ＶＭＭが呼出されるが
、専属的に割当てられたサブチャネルであれば（先頭ビ
ット＝“１”）、次に、そのサブチャネルがビジーであ
るか否かが調べられる。
ビジー状態か否かは、従来どおり、適轟な状態ビットに
より示される。もしもビジーであれば、条件コードがセ
ットされて、処理は終了する。しかし、ビジーでなけれ
ば、μＰ ■１０５０は、命令オペランド２８００中の
５ＴＯ１Ｃ，Ｌ、Ｆ及びＣＣＷアドレスと、ＣＲ１１０
０中のＳＳ及びＰＳを、該当するサブチャネル制御ブロ
ックのＶＭ情報領域２０９０−ＫＶに移し、それが終る
と、対応する要求を、Ｉ１０要求キュー２０７０に加入
させ、次いで、ｌ０Ｐ３０００に起動信号を送り、ここ
でＣＰＵ１０００での処理は完了する。以上の処理は、
処理される情報の内容を除けば、従来のもの（例えば前
掲特願昭５９−５５８７号）と基本的に同じである。
より示される。もしもビジーであれば、条件コードがセ
ットされて、処理は終了する。しかし、ビジーでなけれ
ば、μＰ ■１０５０は、命令オペランド２８００中の
５ＴＯ１Ｃ，Ｌ、Ｆ及びＣＣＷアドレスと、ＣＲ１１０
０中のＳＳ及びＰＳを、該当するサブチャネル制御ブロ
ックのＶＭ情報領域２０９０−ＫＶに移し、それが終る
と、対応する要求を、Ｉ１０要求キュー２０７０に加入
させ、次いで、ｌ０Ｐ３０００に起動信号を送り、ここ
でＣＰＵ１０００での処理は完了する。以上の処理は、
処理される情報の内容を除けば、従来のもの（例えば前
掲特願昭５９−５５８７号）と基本的に同じである。
起動信号を受けたｌ０Ｐ３０００は、非同期に工１０起
動処理を行なう。すなわち、μｐＨ１３０２０は、適当
なタイミングで、Ｉ１０要求キュー２０７０の先頭にあ
るＩ１０要求を取出し、対応するサブチャネル制御ブロ
ック２０９０−に中の所要情報を、対応するサブチャネ
ルレジスタ３０１０−Ｋに取出して、それらの指示する
ところに従い、ｌ０Ｃ４０００を介して、入出力機器を
制御する。特に、本発明の特徴であるアドレス処理は、
次のように行なわれる。
動処理を行なう。すなわち、μｐＨ１３０２０は、適当
なタイミングで、Ｉ１０要求キュー２０７０の先頭にあ
るＩ１０要求を取出し、対応するサブチャネル制御ブロ
ック２０９０−に中の所要情報を、対応するサブチャネ
ルレジスタ３０１０−Ｋに取出して、それらの指示する
ところに従い、ｌ０Ｃ４０００を介して、入出力機器を
制御する。特に、本発明の特徴であるアドレス処理は、
次のように行なわれる。
（１）Ｌ＝ＯＯの場合
各ＣＣＷ自体のアドレスと、各ＣＣＷが指定するデータ
アドレスは、すべてホスト絶対アドレスと見なされる。
アドレスは、すべてホスト絶対アドレスと見なされる。
したがって、いかなるアドレス変換処理も行なわれない
。
。
（２）Ｌ＝０１の場合
ＣＣＷに関連するアドレスは、すべてＶＭの絶対アドレ
スと見なされ、ホスト絶対アドレスに変換される。μＰ
ＩＩＩ ３０２０は、サブチャネルレジスタ３０１０
−に中のＶＭΦに基づき、対応する上下限レジスタ群３
０３０のエントリを調べ、それが有効（Ｓｔｙ ｕ、
＝ｌ、１）ならば、指定されたアドレスに下限値αＩを
加算して、ホスト絶対アドレスを得る。その際、得られ
たアドレス値がβｌを越えれば、アドレス例外処理か行
なわれる。
スと見なされ、ホスト絶対アドレスに変換される。μＰ
ＩＩＩ ３０２０は、サブチャネルレジスタ３０１０
−に中のＶＭΦに基づき、対応する上下限レジスタ群３
０３０のエントリを調べ、それが有効（Ｓｔｙ ｕ、
＝ｌ、１）ならば、指定されたアドレスに下限値αＩを
加算して、ホスト絶対アドレスを得る。その際、得られ
たアドレス値がβｌを越えれば、アドレス例外処理か行
なわれる。
Ｓｌ、ｕ＋４”Ｌ １ならば、アドレス変換は禁止さ
れ、ＶＭＭの割込みが生じる。
れ、ＶＭＭの割込みが生じる。
（３）Ｌ＝１０の場合
ＣＣＷに関連するアドレスは、すべてＶＭの仮想アドレ
スとみなされる。μＰ［［３０２０は、サブチャネルレ
ジスタ３０１０−に中のＶＭすとＳＴＯに基づいて、当
該ＶＭのアドレス変換テーブルのホスト絶対アドレスを
求め、更にＡＲを参照しつつ、このアドレス変換テーブ
ルを検索し、指定されたアドレスをＶＭの絶対アドレス
に変換する。
スとみなされる。μＰ［［３０２０は、サブチャネルレ
ジスタ３０１０−に中のＶＭすとＳＴＯに基づいて、当
該ＶＭのアドレス変換テーブルのホスト絶対アドレスを
求め、更にＡＲを参照しつつ、このアドレス変換テーブ
ルを検索し、指定されたアドレスをＶＭの絶対アドレス
に変換する。
ＡＲは、ｖＭのアーキテクチャの相違１口たがって、ア
ドレス変換テーブル（セグメントテーブルとページテー
ブル）の形式の相違を示し、それによりテーブル検索処
理の細部が定められる。こうして得られたＶＭの絶対ア
ドレスは、次いで、前記（２）の場合と同様にして、ホ
スト絶対アドレスに変換される。
ドレス変換テーブル（セグメントテーブルとページテー
ブル）の形式の相違を示し、それによりテーブル検索処
理の細部が定められる。こうして得られたＶＭの絶対ア
ドレスは、次いで、前記（２）の場合と同様にして、ホ
スト絶対アドレスに変換される。
（４）Ｌ＝１１の場合
この場合のＣＣＷ列の一例が、前述のように、第１１図
に示されている。μＰ ＩＩＩ ３０２０は、絶対アド
レスＣＣ界列２８１０−Ｒ中の各ＣＣＷＫ対して、サブ
チャネルレジスタ３０１０−に中のＣが示す位置にある
ＴＩＣコマンドを読出すまでは、前記（２）の場合と同
様なアドレス変換処理を行ない、ＴＩＣのジャンプ先ア
ドレス、及びそれ以降における仮想アドレスＣＣＷ列２
８１０−Ｖ中の各ＣＣＷに関連するアドレスについては
、前記（３）の場合と同様なアドレス変換処理を行なう
。
に示されている。μＰ ＩＩＩ ３０２０は、絶対アド
レスＣＣ界列２８１０−Ｒ中の各ＣＣＷＫ対して、サブ
チャネルレジスタ３０１０−に中のＣが示す位置にある
ＴＩＣコマンドを読出すまでは、前記（２）の場合と同
様なアドレス変換処理を行ない、ＴＩＣのジャンプ先ア
ドレス、及びそれ以降における仮想アドレスＣＣＷ列２
８１０−Ｖ中の各ＣＣＷに関連するアドレスについては
、前記（３）の場合と同様なアドレス変換処理を行なう
。
ｌ０Ｐ３０００によるＩ１０実行処理が完了すると、Ｉ
１０終了割込みが生じる。この割込みは、ハードウェア
又はマイクロプログラムにより直接に、又は、ＶＭＭに
よるシミュレーションにより、ＶＭに反映させることが
でき、いずれの方法も、基本的には従来技術に属する。
１０終了割込みが生じる。この割込みは、ハードウェア
又はマイクロプログラムにより直接に、又は、ＶＭＭに
よるシミュレーションにより、ＶＭに反映させることが
でき、いずれの方法も、基本的には従来技術に属する。
ただ１本発明によれば、Ｉ１０終了割込みの処理に際し
て、μＰ■３０２０によりサプチャネル制御ブロック２
０９０−Ｋに転送されるＳ Ｃ５Ｗ２０９０−Ｋ Ｓは
、情報ＡＬを含む。この情報ＡＬは、前述のように、実
行されたＣＣＷ列中の最後のＣＣＷが、どのアドレスレ
ベルによるものであるかを示し、第１１図に示されるよ
うな異なるアドレスレベルのＣＣＷの混在が、本発明に
よって許容される（Ｌ＝１１の場合）結果、必要となる
ものである。例えば、一旦中断されたチャネルプログラ
ムの実行を再開する場合、５Ｃ８Ｗ２０９０−ＫＳの「
最終ＣＣＷ＋８」が示す次に実行すべきＣＣＷは、実ア
ドレスＣＣＷ列２８１０−ＲＫ属するのか、それとも、
仮想アドレスＣＣ界列２８１０−Ｖに属するかを知る必
要があり、これを知るために情報ＡＬが参照される。
て、μＰ■３０２０によりサプチャネル制御ブロック２
０９０−Ｋに転送されるＳ Ｃ５Ｗ２０９０−Ｋ Ｓは
、情報ＡＬを含む。この情報ＡＬは、前述のように、実
行されたＣＣＷ列中の最後のＣＣＷが、どのアドレスレ
ベルによるものであるかを示し、第１１図に示されるよ
うな異なるアドレスレベルのＣＣＷの混在が、本発明に
よって許容される（Ｌ＝１１の場合）結果、必要となる
ものである。例えば、一旦中断されたチャネルプログラ
ムの実行を再開する場合、５Ｃ８Ｗ２０９０−ＫＳの「
最終ＣＣＷ＋８」が示す次に実行すべきＣＣＷは、実ア
ドレスＣＣＷ列２８１０−ＲＫ属するのか、それとも、
仮想アドレスＣＣ界列２８１０−Ｖに属するかを知る必
要があり、これを知るために情報ＡＬが参照される。
常駐ＶＭＯ主記憶装置の下限アドレスα及び上１（Ｊｉ
ＬアドレスβのＨ８Ａへの設定、並びにサブチャネル制
御ブロックのＶＭ情報領域２０９０−ＫＶへのＶＭす、
状態フィールド及びＡＲの設定を生じるＶＭＭ専用命令
は、いわゆる特権命令として扱う、ことができる。その
場合、それらは、フラグＧ１０９０ （１）とＶ６Ｏ１
３（２）によって示されるハイパモードにおいてのみ実
行可能であシ、他のモードにおいては、命令例外として
処理される。
ＬアドレスβのＨ８Ａへの設定、並びにサブチャネル制
御ブロックのＶＭ情報領域２０９０−ＫＶへのＶＭす、
状態フィールド及びＡＲの設定を生じるＶＭＭ専用命令
は、いわゆる特権命令として扱う、ことができる。その
場合、それらは、フラグＧ１０９０ （１）とＶ６Ｏ１
３（２）によって示されるハイパモードにおいてのみ実
行可能であシ、他のモードにおいては、命令例外として
処理される。
前記実施例において、ＶＭの実アドレスと絶対アドレス
は、ｌ０Ｐ３０００における処理に関しては、区別する
ことなく扱われる。したがって、前記説明において、Ｖ
Ｍの絶対アドレスは、ＶＭの実アドレスと読替えること
ができる。このように扱っても、ＶＭのソフトウェアに
対して、プレフィクス変換の影響を受けない領域にＣＣ
Ｗ列を置くという制限を課せば、支障はない。前記の制
限を除き、実アドレスと絶対アドレスを区別して処理す
るようにすることもできるが、そのためには、ＶＭのプ
レフイクスレジスタをＩ ＯＰ ３０００内に設けねば
ならず、また、処理も複雑になる。
は、ｌ０Ｐ３０００における処理に関しては、区別する
ことなく扱われる。したがって、前記説明において、Ｖ
Ｍの絶対アドレスは、ＶＭの実アドレスと読替えること
ができる。このように扱っても、ＶＭのソフトウェアに
対して、プレフィクス変換の影響を受けない領域にＣＣ
Ｗ列を置くという制限を課せば、支障はない。前記の制
限を除き、実アドレスと絶対アドレスを区別して処理す
るようにすることもできるが、そのためには、ＶＭのプ
レフイクスレジスタをＩ ＯＰ ３０００内に設けねば
ならず、また、処理も複雑になる。
また、マイクロプログラムμＰＩ〜■に代えてワイヤー
ドロジックを用いてもよいことは、いうまでもない。
ドロジックを用いてもよいことは、いうまでもない。
本発明によれば、異なるアーキテクチャのＶＭを含む仮
想計算機システム、更には、異なるアドレスレベルのＣ
ＣＷからなるチャネルプログラムを持つＶＭを含む仮想
計算機システムにおいても、ｒｌＯ喬令の直接実行が可
能であ）、シたがって、仮想計算機システムにおけるオ
ーバヘッドの主要因ノ一つであるＩ１０シミュレーショ
ンのオーバヘッドを、削減することができる。
想計算機システム、更には、異なるアドレスレベルのＣ
ＣＷからなるチャネルプログラムを持つＶＭを含む仮想
計算機システムにおいても、ｒｌＯ喬令の直接実行が可
能であ）、シたがって、仮想計算機システムにおけるオ
ーバヘッドの主要因ノ一つであるＩ１０シミュレーショ
ンのオーバヘッドを、削減することができる。
第１図ａ ”−ｅは本発明におけるサブチャネル制御ブ
ロックの内容の模式図、第１図ｆは第１図Ｃ〜Ｃの情報
の一覧図、第２図は本発明を含む計算機システムのブロ
ックダイヤグラム、第３図はＶＭＳ制御レジしタ群の模
式図、第４図はＶＭＳ制御フラグ群の模式図、第５図は
Ｉ１０要求キューの模式図、第６図はＩ１０割込要求キ
ューの模式図、第７図は仮想計算機の主記憶装置の階層
構造の模式図、第８図は上下限レジスタ群の模式図、第
９図はＣＣＷのフォーマット図、第１０図はサブチャネ
ルンジスタの内容の模式図、第１１図は本発明によるチ
ャネルプログラムの一例の模式図である。 １０３０・・・Ｉ１０命令実行回路、１０５０・・・Ｉ
１０命令命令用マイクロプログラム、２００１・・・ハ
ードウェア又はマイクロプログラムによってのみアクセ
スしうる主記憶装置領域、２０９０・・・サブチャネル
制御ブロック群、２０９０−Ｉ（Ｓ・・・サブチャネル
ステータスワード、２０９０−ＫＶ８・・・専属チャネ
ルか否かを示す状態フィールド、２０９０−ＫＶＣ・・
・チャネル指令語アドレス変換情報、２０９０−ＫＶＡ
・・・ＶＭのアーキテクチャを示す情報（ｙｌ）、３０
１０・・・サブチャネル制御用レジスタ群、３０２０・
・、−１１０プロセツサ制御用マイクロプログラム、Ｌ
・・・アドレスレベル情報、ｃ・・・アドレスレベル変
化点情報、ＡＬ・・・張終チャネル指令語のアドレスレ
ベルを示す情報、ＡＲ・・・ＶＭのアーキテクチャを示
す情報。
ロックの内容の模式図、第１図ｆは第１図Ｃ〜Ｃの情報
の一覧図、第２図は本発明を含む計算機システムのブロ
ックダイヤグラム、第３図はＶＭＳ制御レジしタ群の模
式図、第４図はＶＭＳ制御フラグ群の模式図、第５図は
Ｉ１０要求キューの模式図、第６図はＩ１０割込要求キ
ューの模式図、第７図は仮想計算機の主記憶装置の階層
構造の模式図、第８図は上下限レジスタ群の模式図、第
９図はＣＣＷのフォーマット図、第１０図はサブチャネ
ルンジスタの内容の模式図、第１１図は本発明によるチ
ャネルプログラムの一例の模式図である。 １０３０・・・Ｉ１０命令実行回路、１０５０・・・Ｉ
１０命令命令用マイクロプログラム、２００１・・・ハ
ードウェア又はマイクロプログラムによってのみアクセ
スしうる主記憶装置領域、２０９０・・・サブチャネル
制御ブロック群、２０９０−Ｉ（Ｓ・・・サブチャネル
ステータスワード、２０９０−ＫＶ８・・・専属チャネ
ルか否かを示す状態フィールド、２０９０−ＫＶＣ・・
・チャネル指令語アドレス変換情報、２０９０−ＫＶＡ
・・・ＶＭのアーキテクチャを示す情報（ｙｌ）、３０
１０・・・サブチャネル制御用レジスタ群、３０２０・
・、−１１０プロセツサ制御用マイクロプログラム、Ｌ
・・・アドレスレベル情報、ｃ・・・アドレスレベル変
化点情報、ＡＬ・・・張終チャネル指令語のアドレスレ
ベルを示す情報、ＡＲ・・・ＶＭのアーキテクチャを示
す情報。
Claims (1)
- 【特許請求の範囲】 １、１台の実計算機システム上で仮想計算機制御プログ
ラムの制御下に仮想記憶機能を持つ仮想計算機を含む複
数の仮想計算機が走行しうる仮想計算機システムのため
の、仮想計算機から発行された入出力命令を前記仮想計
算機制御プログラムの介入なしに直接実行する装置にお
いて、仮想記憶機能を持つ各仮想計算機の仮想記憶アド
レス変換テーブルの形式を示すアーキテクチャ情報をそ
の仮想計算機に割当てられた入出力装置に対応して主記
憶装置中に用意された特定の領域に予め設定する手段と
、仮想計算機から発行された入出力命令の直接実行に際
しての仮想記憶アドレスの変換のために前記アーキテク
チャ情報を読出してそれに基づき当該仮想計算機の仮想
記憶アドレス変換テーブルの検索を制御する手段とを備
えた、入出力命令実行装置。 ２、特許請求の範囲１において、そのアーキテクチャ情
報の設定は、他の仮想計算機定義情報の設定と共に、仮
想計算機制御プログラム専用の命令の実行を介してのみ
実行される、入出力命令実行装置。 ３、特許請求の範囲１又は２において、その入出力命令
の直接実行は常駐仮想計算機に専属的に割当てられた入
出力装置についてのみ行なわれる、入出力命令実行装置
。 ４、１台の実計算機システム上で仮想計算機制御プログ
ラムの制御下に仮想記憶機能を持つ仮想計算機を含む複
数の仮想計算機が走行しうる仮想計算機システムのため
の、仮想計算機から発行された入出力命令を前記仮想計
算機制御プログラムの介入なしに直接実行する装置にお
いて、仮想記憶機能を持つ各仮想計算機の仮想記憶アド
レス変換テーブルの形式を示すアーキテクチャ情報をそ
の仮想計算機に割当てられた入出力装置に対応して主記
憶装置中に用意された特定の領域に予め設定する手段と
、仮想計算機から発行された入出力命令の直接実行に際
しての仮想記憶アドレスの変換のために前記アーキテク
チャ情報を読出してそれに基づき当該仮想計算機の仮想
記憶アドレス変換テーブルの検索を制御する手段と、前
記入出力命令により与えられるチャネルプログラムのア
ドレスレベルとその変化とを示す情報に応じ前記検索制
御手段と協同して所要のアドレス変換を行ないつつチャ
ネルプログラムを実行する手段とを備えた、入出力命令
実行装置。 ５、特許請求の範囲４において、その入出力命令により
与えられるチャネルプログラムのアドレスとそのアドレ
スレベルの変化とを示す情報を主記憶装置中の前記特定
領域に格納する手段と、チャネルプログラムの実行に際
して前記情報を前記チャネルプログラム実行手段に読出
す手段とを備えた、入出力命令実行装置。 ６、特許請求の範囲５において、そのチャネルプログラ
ム実行手段はチャネルプログラムの実行を終えた時に最
後に実行されたチャネル指令語のアドレスと共にそのア
ビレスレベルを示す情報を主記憶装置の前記特定領域に
転送する手段を含む、入出力命令実行装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60130038A JPH0754469B2 (ja) | 1985-06-17 | 1985-06-17 | 仮想計算機システムのための入出力命令実行装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60130038A JPH0754469B2 (ja) | 1985-06-17 | 1985-06-17 | 仮想計算機システムのための入出力命令実行装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61288231A true JPS61288231A (ja) | 1986-12-18 |
| JPH0754469B2 JPH0754469B2 (ja) | 1995-06-07 |
Family
ID=15024597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60130038A Expired - Lifetime JPH0754469B2 (ja) | 1985-06-17 | 1985-06-17 | 仮想計算機システムのための入出力命令実行装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754469B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01271854A (ja) * | 1988-04-22 | 1989-10-30 | Nec Corp | 仮想計算機のアドレス変換回路 |
| JPH04253227A (ja) * | 1991-01-29 | 1992-09-09 | Hitachi Ltd | 仮想計算機システム |
| JP2010079612A (ja) * | 2008-09-26 | 2010-04-08 | Fujitsu Ltd | チャネルコマンドワード先読み処理プログラム及びチャネルコマンドワード先読み処理装置 |
-
1985
- 1985-06-17 JP JP60130038A patent/JPH0754469B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01271854A (ja) * | 1988-04-22 | 1989-10-30 | Nec Corp | 仮想計算機のアドレス変換回路 |
| JPH04253227A (ja) * | 1991-01-29 | 1992-09-09 | Hitachi Ltd | 仮想計算機システム |
| JP2010079612A (ja) * | 2008-09-26 | 2010-04-08 | Fujitsu Ltd | チャネルコマンドワード先読み処理プログラム及びチャネルコマンドワード先読み処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0754469B2 (ja) | 1995-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0150039B1 (en) | I/o execution method for a virtual machine system and system therefor | |
| US12147813B2 (en) | Method for handling exception or interrupt in heterogeneous instruction set architecture and apparatus | |
| JPS6083168A (ja) | マルチプロセツサ・システム制御方法 | |
| US7712104B2 (en) | Multi OS configuration method and computer system | |
| US4347565A (en) | Address control system for software simulation | |
| JP2558064B2 (ja) | Ｉ／ｏ装置と拡張記憶装置又は主記憶装置の間でデータを転送する方法 | |
| EP3594807A1 (en) | Virtual disk file format conversion method and device | |
| JPH0212553A (ja) | 仮想計算機システム | |
| JPS61190638A (ja) | 仮想計算機のフアイル制御方式 | |
| US5392409A (en) | I/O execution method for a virtual machine system and system therefor | |
| KR20050085699A (ko) | 가상 기계 제어 방법 및 시스템 | |
| US4654779A (en) | Multiprocessor system including firmware | |
| JPS61288231A (ja) | 仮想計算機システムのための入出力命令実行装置 | |
| JPS61206042A (ja) | 仮想計算機の入出力方式 | |
| CN112559120A (zh) | 定制化pcie总线io虚拟化支撑方法 | |
| JPS6336012B2 (ja) | ||
| JPS6134632A (ja) | 仮想計算機命令制御方式 | |
| JPH0567973B2 (ja) | ||
| JP2612173B2 (ja) | 仮想計算機 | |
| JPH0711784B2 (ja) | 計算機システム | |
| JPS62221041A (ja) | 仮想計算機システムにおけるデイスパツチ制御装置 | |
| Umeno et al. | New methods for realizing plural near-native performance virtual machines | |
| JPS6051951A (ja) | 入出力処理装置 | |
| JPH02310648A (ja) | 仮想計算機用拡張記憶のデータ転送実行装置 | |
| JPH0318936A (ja) | リカーシブ仮想計算機の入出力実行装置 |