JPS61288622A - Ｐｌｌ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はＰ　Ｌ　Ｌ装置に関する。

（従　　来　　技　　術） 第１７図は従来のＰＬＩ−装置の一例を示す図で、第１
７図において１は入力端子で、入力端子１に供給された
入力信号は位相比較器２の一方の入力端子に供給される
。

位相比較器２の他方の入力端子には後述する分周器から
の信号が供給されており、位相比較器２は一方の入力端
子に入力された信号の位相と他方の入力端子に入力され
た信号の位相とを位相比較して、両信号間の位相差に対
応した位相誤差信号をローパスフィルタ（低域Ｖ波器二
以下、ＩＰＦと記す）３に出力する。

ＬＰＦ３で高域成分が除去された位相誤差信号は電圧制
御発振器（以下、ＶＣＯと記す）４に制御信号として供
給される。

ＶＣＯ４は位相誤差信号に対応した周波数の信号を分周
器５及び出力端子６へ出力する。

分周器５はＶＣＯ４から出ノｊされる信号を分周して、
この分周した信号を上述したように位相比較器２に供給
する。

（解決すべき問題点） しかし、従来のＰＬＩ−装置はその装置に固有なキャプ
チャレンジ以外の周波数の入力信号に位相同期（ロック
）することはできなかった。

また、例えば、ジッタ等の時間軸変動成分吸収の要求特
性からキャプチャレンジが狭く設定されているような構
成のＰＬＬ装置においては、入力信号の周波数が変化す
る場合、その狭いキャプチャレンジ内の入力信号にしか
位相同期（ロック）できないという問題点を有していた
。

さらに、Ｖｃｏのフリーラン周波数が温度や電源電圧の
変化により変動する特性を有している場合は、これらの
変化によりキャプチャレンジの中心周波数が変動Ｊ−る
ので、一定の周波数の入力信号に対しても位相同期（［
１ツク）できなくなることがあるという問題点を有して
いた。

そこで、本発明は人ノ〕信弓と入力信号が位相同期した
際にとるべき周波数のＪは単信号どを比較し、両信号間
に周波数差がある場合はこの周波数差に対応する周波数
誤差信号を、位相誤差信号あるいは電圧制御発振器の制
御信号に加算することにより、電圧制御発振器のフリー
ラン周波数を基準信号の周波数に追従させて実効的なキ
ャプチャレンジを大幅に拡大でき、また、Ｐ　Ｌ　ｌ−
装置を構成する回路素子の渇度特矧によるフリーラン周
波数のずれやフリーラン周波数を調整する際の調整誤差
等も補正でき、さらに位相同期状態に至った際に、周波
数誤差信号の位相誤差信号への加算を中止することによ
り、さらに高精度な動作を実現できるＰＬＬ装置を提供
することを目的とする。

（問題点を解決するための手段） 本発明は上述の問題点を解決するために、第１図に示す
ようなＰＬＬ装置を提供する。第１図は本発明になるＰ
ＬＬ回路の第１実施例のブロック系統図で、この第１図
に示すＰＬＬ装置は、制御信号により発振周波数が制御
されるＶＣＯ４と、 このＶＣＯ４の出力信号を分周する分周器５と、この分
周器５の出力信号と入力端子１に供給される入力信号と
の位相差を検出して両信号間の位相差に対応する位相誤
差信号を出力する位相比較器２と、 この位相比較器２より供給される位相誤差信号の高酸成
分を除去して前記電圧制御発振器ＶＣＯ４の制御信号と
して出力するＬＰＦ３とからなるＰＬＬ装置において、 位相同期状態の際に前記ＶＣＯ４の出力信号あるいは前
記分周器の出力信号のうちいずれか一方の信号がとるべ
き周波数あるいはこの周波数に近い周波数の基準信号と
が入力され、両信号を比較して両信号間に周波数差があ
る場合 は、両信号間の周波数差に対応する周波数誤差信号を出
力する周波数比較器と、 前記位相比較器２より後段に配置されると共に、前記Ｖ
ＣＯ４より前段に配置され、前記位相比較器２から出力
される位相誤差信号あるいは前記ＶＣＯ４の制御信号に
前記周波数比較器８から出力される周波数誤差信号を加
算する加算回路とから構成される。

また、本発明はより高粘度な位相同期動作の実現のため
に第１２図に示すＰ　Ｌ　Ｌ装置を提供する。

第１２図は本発明になるＰＬＬ装置の第２実施例のブロ
ック系統図である。第１２図に示したＰＩＬ装置は第１
図に示したＰＬＬ装置にさらに、前記再生信号の位相と
前記分周器の出力信号の位相とを比較し、両信号の位相
同期状態を検出して前記周波数比較器の周波数誤差信号
の前記加算回路への供給を遮断Ｊる位相同期状態検出回
路（ロック状態検出回路３４）を加えて構成される。

（実　施　例） 第１図は本発明になるＰＬＩ−装置の一実施例のブロッ
ク系統図である。

第１図において第１７図と同一の構成要素には同一符号
を付してその説明を省略する。

入力端子１に入力された入力信号は位相比較器２の一方
の入力端子に供給される。

また、位相比較器２の他方の入力端子には後述する分周
器５の出力信号が供給される。

位相比較器２は一方の入力端子に供給された信号の位相
と他方の入力端子に供給された信号の位相とを位相比較
して、両信号間に位相差がある場合はこの位相差に対応
する位相誤差信号を加算回路７の一方の入力端子に供給
する。

また、加算回路７の他方の入力端子には周波数比較器８
の出力信号が供給される。

加算回路７は一方の入力端子に供給された信号と他方の
入力端子に供給された信号とを加算した加算信号をＬＰ
Ｆ３に供給する。

ＬＰＦ３で高酸成分が除去された加算信号はＶＣＯ４に
制御信号として供給される。

ＶＣＯ４の出力信号は分周器５、出力端子６、周波数比
較器８の一方の入力端子にそれぞれ供給される。

また、周波数比較器８の他方の入力端子には入ノ〕端子
９に入力される基準信号が供給されている。

周波数比較器８は一方の入力端子に入力されたＶＣＯ４
の出力信号の周波数と他方の入力端子に供給された基準
信号の周波数とを周波数比較して両信号の周波数が異な
る場合は両信号の周波数差に対応する周波数誤差信号を
上述したように加算回路７の他方の入ノＪ＠子に供給す
る。

また、周波数比較器８は、例えば、第２図に示すように
構成される。

第２図は第１図中に示した周波数比較器８の周波数誤差
検出部の一例のブロック系統図、第３図乃至第５図は第
２図に示した周波数比較器８の動作を説明するための図
である。

なお、周波数比較器８は、例えば、第２図に示す周波数
誤差検出部と７、周波数誤差検出部の出力信号をうけて
周波数誤差信号を出力する、例えば、第１０図に示す周
波数誤差信号出力部とから構成される。また、第１０図
に示す周波数誤差信号出力回路については後で詳述する
。

第３図はＶＣＯ＜より供給される信号の周波数ｆ１が基
準信号の周波数ｆ２より低い場合の周波数比較器８の動
作を説明するための図である。

第４図はＶＣＯ４より供給される信号の周波数ｆ１が基
準信号の周波数ｆ２と等しい場合の周波数比較器８の動
作を説明するための図である。

第５図はＶＣＯ４より供給される信号の周波数ｆ１が基
準信号の周波数ｆ２より高い場合の周波数比較器８の動
作を説明するだめの図である。

また、第３図乃至第５図において、 （Ａ）は入力端子１６に入力される基準信号を示す図、 （Ｂ）はタイミング作成器１７から出力されるカウンタ
クリア信号を示す図、 （Ｃ）はタイミング作成器１７から出力されるクロック
パルス信号を示す図、 （Ｄ）は入力端子１０に入力されるＶＣＯ４の出力信号
を示す図、 （Ｅ）〜（１）はカウンタ１１の出力端子ａ乃至ｅから
出力される信号を示す図、 （Ｊ）は数値比較器１２から出力される信号を示す図、 （Ｋ）及び（１−）は周波数比較器８の出力端子１８及
び１９から出力される信号を示す図である。

第２図において１０はＶＣＯ４の出力信号（第３図（Ｄ
）、第４図（Ｄ）及び第５図（Ｄ））が入力される入力
端子で、入力端子１０に入力された信号はカウンタ１１
に供給されカラン１−される。

カウンタ１１の出力端子ａ〜出力端子ｅから出力される
出力信号（第３図（「）〜（Ｉ）、第１図（Ｅ）〜（Ｉ
）及び第５図（Ｆ）〜（Ｉ））は数値比較器１２の入力
端子に供給される。また、カウンタ１１の出力端子ｅか
ら出力される信号は後述するラッチ出力回路１３のＤフ
リップフロラプ回路１５の入力端子りにも供給される。

数値比較器１２はカウンタ１１の出力端子ａ〜出力端子
ｅから出力される信号が所定の信号（状態）になった際
に、例えば、１」レベルの信号を出力する。

具体的には、第４図に示した期間Ｔ１のように、第４図
（Ｅ）〜第４図（Ｈ）に示したカウンタ１１の出力端子
ａ〜出力端子ｄから出力される信号がＨレベルで、かつ
、第４図Ｎ）に示したカウンタ１１の出力端子ｅの出力
信号がＬレベルの場合に数値比較器１２はラッチ出力回
路１３のＤフリップ７０ツブ１４の入力端子りへ第４図
Ｌｌ）に示した１ルベルの信号を出力する。

また、第５図に示した期間Ｔ２はカウンタ１１が第４図
に示した期間Ｔ１と同様な出力をしている状態の期間で
あるので、数値比較器１２はラッチ出力回路１３のＤフ
リップフロップ１４の入力端子りへ第５図（Ｊ）に示し
た１ルベルの信号を供給し、さらに、第５図に示した期
間Ｔ３のように、第５図（Ｅ）〜第５図（Ｈ）に示した
カウンタ１１の出力端子ａ〜出力端子ｄから出力される
信号のうちのいずれかがＬレベルで、かつ、第５図（１
）に示したカウンタ１１の出力端子ｅの出力信号がＨレ
ベルの場合に数値比較器１２はラッチ出力回路１３のＤ
フリップフロップ１４０入力端子りへ第５図ＬＪ）に示
したトルベルの信号を供給する。

なお、カウンタ１１が上述した期間Ｔ１、期間Ｔ２、期
間Ｔ３と同様な出力をしている状態である期間以外の期
間において数値比較器１２は１−レベルの信号を出力す
る。

ラッチ出力回路１３は、例えば、第２図に示すように２
つのＤフリップフロラプ回路（以下、ＤＦＦと記す）１
４．ＤＦＦｌ５から構成されており、数値比較器１２の
出力信号（第３図（Ｊ）、第４図ＬＪ）及び第５図（Ｊ
））はＤＦＦｌ４の入力端子りに供給される。

また、１６は、第３図（Ａ）、第４図（Ａ）及び第５図
（Ａ）に示す基準信号が入力される入力端子で、入力端
子１６に入力された信号はタイミング作成器１７に供給
され、タイミング作成器１７は入力された第３図（Ａ）
、第４図（Ａ）及び第５図（Ａ）に示す信号を分周して
得た一定のタイミング信号（第３図（Ｃ）、第１１図（
Ｃ）及び第５図（Ｃ））をラッチ出力回路１３のＤＦＦ
ｌ４及び１５のクロックパルス入力端子ＧＫにクロック
パルス信号として供給される。

なお、ＤＦＦｌ　５の入力端子りには上述したようにカ
ウンタ１１の出力端子ｅの出力信号（第３図（■）、第
４図（Ｉ）及び第５図（Ｉ））が供給されている。

さらに、タイミング作成器１７は第３図（Ｃ）、第４図
（Ｃ）及び第５図（Ｃ）に示すりＤツクパルス信号に同
期したカウンタクリア信号（第３図（Ｂ）、第４図（Ｂ
）及び第５図（Ｂ））をカウンタ１１へ供給する。

カウンタ１１は第３図（Ｂ）、第４図（Ｂ）及び第５図
（Ｂ）に示すカウンタクリア信号がトルベルになるとク
リアされ出力端子ａ〜出力端子ｅから出力される信号は
すべてトルベルとなる。ラッチ出力回路１３はタイミン
グ作成器１７から供給されるクロックパルス信号（第３
図（Ｃ）、第４図（Ｃ）及び第５図（Ｃ））の立上がり
エツジで、ＤＦＦｌ４に数値比較器１２がら供給される
信号（第３図（Ｊ）、第４図（Ｊ）及び第５図（Ｊ））
及びＤＦＦＩ　５にカウンタ１１の出力端子ｅから供給
される信号（第３図（Ｉ）、第４図（１）及び第５図（
Ｉ））をラッチして出力端子　−１８及び出力端子１９
から第３図（Ｋ）、第４図（Ｋ）及び第５図（Ｋ）に示
す信号を出力し、出力端子１９から第３図（Ｌ）、第４
図（Ｌ）及び第５図（［）に示す信号を出力する。

つまり、ラッチ出力回路１３からは、入力端子１０と入
力端子１６とに入力された信号の周波数の高低関係に対
応した信号が周波数比較器８の出力端子である出力端子
１８及び出力端子１９から出力される。

具体的には、入力端子１０に供給されるＶＣＯ４の出力
信号の周波数ｆ１が入力端子１６に入力される基準信号
の周波数ｆ２より低い場合には、出力端子１８及び出力
端子１９からは第３図（Ｋ）及び第３図（Ｌ）に示すよ
うに共にトルベルの信号が出力される。つまり、出力端
子１８及び出力端子１９の出力信号が共にトルベルの際
は入力端子１０に供給されるＶＣＯ４の出力信号の周波
数ｆｌが入力端子１６に入力される基準信号の周波数ｆ
　２　より低くく、両信号間に周波数差がある、つまり
、周波数誤差を第３図中にｔｌで示した時間的位置で検
出した状態である。

次に、入力端子１０に供給されるＶＣＯ４の出力信号の
周波数ｆ１が入力端子１６に入力される基準信号の周波
数２と等しい場合には、出力端子１８及び出力端子１９
からは第４図（Ｋ）及び第４図（Ｌ）に示すようにトル
ベル及びトルベルの信号が出力される。

つまり、出力端子１８の出力信号がトルベルで、出力端
子１９の出力信号がトルベルの際は入力端子１０に供給
されるＶＣＯ４の出力信号の周波数ｆ１と入力端子１６
に入力される基準信号の周波数ｆ２とが等しく、両信号
間に周波数差がなく、周波数誤差を検出していない状態
である。

さらに、入力端子１０に供給されるＶＣＯ４の出力信号
の周波数ｆ１が入力端子１６に入力される基準信号の周
波数ｆ２より高い場合には、出力端子１８及び出力端子
１９からは第５図（Ｋ）及び第５図（Ｌ）に示すように
共に１」レベルの信号が出力される。つまり、出力端子
１８及び出力端子１９の出力信号が共にＨレベルの際は
入力端子１０に供給されるＶＣＯ４の出力信号の周波数
ｆ１が入力端子１６に入力される基準信号の周波数ｆ２
より高く、両信号間に周波数差がある、つまり、周波数
誤差を第５図中にｔ２で示した時間的位置で検出した状
態である。

また、周波数比較器８の周波数誤差検出部は第６図に示
すようにも構成できる。第６図は第１図中に示した周波
数比較器８の周波数誤差検出部の他の例のブロック系統
図、第７図乃至第９図は第６図に示した周波数比較器８
の動作を説明するための図である。

なお、周波数比較器８は、例えば、第６図に示す周波数
誤差検出部と、周波数誤差検出部の出力信号をうけて周
波数誤差信号を出力する、例えば、第１０図′に示す周
波数誤差信号出力部とから構成される。また、第１０図
に示す周波数誤差信号出力回路については後で詳述する
。

第７図はＶＣＯ４より供給される信号の周波数ｆ１が基
準信号の周波数ｆ２より低い場合の周波数比較器８の動
作を説明するための図である。

第８図はＶＣＯ４より供給される信号の周波数ｆ１が基
準信号の周波数ｆ２と等しい場合の周波数比較器８の動
作を説明するための図である。

第９図はＶＣＯ４より供給される信号の周波数ｆ１が基
準信号の周波数ｆ２より高い場合の周波数比較器８の動
作を説明するための図である。

また、第７図乃至第９図において、 （Ａ）は入力端子２５に供給される基準信号を示す図、 （Ｂ）はタイミング作成器２６から出力される分周器リ
セット信号を示す図、 （Ｃ）及び（Ｄ）はタイミング作成器２６の出力端子ｆ
及び出力端子ｑから出力される第２のタイミング信号及
び第１のタイミング信号を示す図、（Ｅ）は入力端子２
０に入力されるＶＣＯ４の出力信号を示す図、 （Ｆ）は分周器２１の出力信号を示す図、−１９＝ （Ｇ）及び（１」）は周波数比較器８の出力端子２７及
び出力端子２８から出力される信号を示す図である。

第６図において２０はＶＣＯ４の出力信号（第７図（Ｄ
）、第８図（Ｄ）及び第９図（Ｄ）〉が入力される入力
端子で、入力端子２０に入力された信号は分周器２１に
供給され、分周器２１で分周され、第７図（Ｆ）、第８
図（Ｆ）及び第９図（Ｆ）に示した信号としてラッチ出
力回路２２のＤＦＦ２３及びＤＦＦ２４の入力端子りへ
それぞれへ供給される。

また、２５は基準信号（第７図（Ａ）、第８図（Ａ）及
び第９図（Ａ））が入力される入力端子で、入力端子２
５に入力された基準信号は、タイミング作成器２６に供
給される。タイミング作成器２６は供給された基準信号
を分周して第７図（Ｄ）、第８図（Ｄ）及び第９図＜Ｄ
）に示した第１のタイミング信号、及びこの第１のタイ
ミング信号より遅延した第７図（Ｃ）、第８図（Ｃ）及
び第９図（Ｃ）に示した第２のタイミング信号を発生さ
せて、ラッチ出力回路２２のＤＦＦ２３及びＤＦＦ２４
のクロックパルス入力端子ＯＫへそれぞれ供給する。

タイミング作成器２６の出力信号である第７図（Ｃ）、
第８図（Ｃ）及び第９図（Ｃ）に示した第２のタイミン
グ信号における立ち上りエツジと第７図（Ｄ）、第８図
（Ｄ）及び第９図（Ｄ）に示した第１のタイミング信号
における立上がりエツジとの間の時間的位置に入力端子
２０に入力される信号を分周した分周器２１の出力信号
の立ち上がりエツジが存在する場合、つまり、第８図に
示す場合は、入力端子２０に供給される信号の周波数と
入力端子２５に供給される信号の周波数とが等しい場合
である。

次に、第７図（Ｃ）、第８図（Ｃ）及び第９図（Ｃ）に
示した第２のタイミング信号の立ち上がりエツジより後
の時間的位置に分周器２１の出力信号の立上がりエツジ
が存在する場合、つまり、第７図に示す場合は入力端子
２０に供給されるＶＣＯ４の出力信号の周波数ｆ１が入
力端子２５に供給される基準信号の周波数ｆ　２　Ｊ：
り低い場合で、両信号間に周波数差が存在する状態であ
る。

さらに、第７図（Ｄ）、第８図（Ｄ）及び第９図（Ｄ）
に示した第１のタイミング信号の立上がりエツジより前
の時間的位置に分周器２１の出力信号の立上がりエツジ
が存在する場合、つまり、第９図に示す場合は入力端子
２０に供給されるＶＣＯ４の出力信号の周波数ｆ１が入
力端子２５に供給される基準信号の周波数ｆ２より高い
場合で、両信号間に周波数差が存在する状態である。

ラッチ出力回路２２は分周器２１の出力信号がタイミン
グ作成器２６から供給される第１のタイミング信号伝送
以前に反転しく立上がりエツジが存在し）、かつ、第１
タイミング信号の立上がりエツジが伝送される時間的位
置と、第２のタイミング信号が伝送される時間的位置と
の間の時間的位置で反転しない（立上がりエツジが存在
しない）場合、つまり、分周器２１の出力信号が第９図
（Ｆ）に示した状態の際に、第９図中に１４で示した時
間的位置で第１の誤差信号を出力端子２７及び出力端子
２８から出力する。

具体的には、出力端子２７及び出力端子２９から共にＨ
レベルの信号が出力される。

第１の誤差信号は上述したようにＶＣＯ４の出力信号の
周波数ｆ１が基準信号の周波数ｆ２より高い場合の検出
信号である。

また、ラッチ出力回路２２は分周器２１の出力信号がタ
イミング作成器２６から供給される第２のタイミング信
号伝送までに反転せず（立上がりエツジが存在せず）、
かつ、第１タイミング信号の立上がりエツジが伝送され
る時間的位置と、第２のタイミング信号が伝送される時
間的位置との間の時間的位置で反転しない（立上がりエ
ツジが存在しない）場合、つまり、分周器２１の出力信
号が第７図（Ｆ）に示した状態の際に、第７図中に１３
で示した時間的位置で、第１の誤差信号と逆の極性の第
２の誤差信号を出力する。

具体的には、出力端子２７及び出力端子２９から共にＬ
レベルの信号が出力される。

第２の誤差信号は上述し１こようにＶＣＯ４の出力信号
の周波数ｆ１が基準信号の周波数ｆ２より低い場合の検
出信号である。

次に、第１０図に示す周波数比較器８の周波数誤差信号
出力部の説明をする。第１０図は周波数比較器８の周波
数誤差信号出力部の一例の回路図、第１１図は第１０図
に示した周波数誤差信号出力部の動作を説明するための
図である。

上述したように第２図あるいは第６図に示す周波数誤差
検出部の出力端子１８，１９、あるいは出力端子２７．
２８から出力される出力信号が第１０図に示す周波数誤
差信号出力部に出力される。

第１０図において、２つは第２図に示した周波数誤差検
出部の出力端子１８あるいは第６図に示した周波数誤差
検出部の出ノ〕端子２７から出力される出力信号が入力
される入力端子で、入力端子２９に入力された信号は抵
抗器Ｒ１を介して１〜ランジスタＴＲ，＋のベースに供
給される。

３０は正電圧（十Ｂ）が供給される入力端子で、入力端
子３０に供給された正電圧（十Ｂ）は抵抗器Ｒ２を介し
てトランジスタＴＲ＋のエミッタに供給されると共に、
抵抗器Ｒ３を介して］−ランジスタＴＲ＋のベースに供
給される。

３１は第２、図に示した周波数誤差検出部の出力端子１
９あるいは第６図に示した周波数誤差検出部の出力端子
２８から出力される出力信号が入力される入力端子で、
入力端子３１に入力された信号は抵抗器Ｒ４を介してト
ランジスタＴＲ２のベースに供給される。

３２は負電圧（−Ｂ）が供給される入力端子で、入力端
子３２に供給された負電圧（−Ｂ）は抵抗器Ｒ５を介し
てトランジスタＴＲ２のエミッタに供給されると共に、
抵抗器Ｒ６を介してトランジスタＴＲ２のベースに供給
される。

また、トランジスタＴＲ＋のコレクタ及びトランジスタ
ＴＲ２のコレクタは共に、出力端子３３に接続されてお
り、出力端子３３からは入力端子２９に入力される信号
及び入力端子３１に入力される信号に対応して、高いレ
ベルの電圧値（以下、Ｉ」レベルの信号と記す）を出力
する状態、低いレベルの電圧値（以下、Ｌレベルと記す
）を出力する状態、開放状態（加算回路７に周波数誤差
信号を供給しない状態）の各状態となる。

具体的には、入力端子２９にＬレベルの信号が入力され
ると、トランジスタＴＲ＋は導通状態どなり、入力端子
３１にＩ」レベルの信号が入力されるとトランジスタＴ
Ｒ２が導通状態となる。

ＶＣＯ４の出力信号の周波数ｆ１と、基準信号の周波数
ｆ２とが等しい状態では、第２図に示した周波数誤差検
出部の出力端子１８及び出力端子１９からは第４図（Ｋ
）及び第４図（Ｌ　）に示すようにそれぞれ１ルベル及
びルベルの信号が出力され、また、第６図に示した周波
数誤差検出部の出力端子２７及び出力端子２８からは第
８図（Ｇ）及び第８図（Ｈ）に示すようにそれぞれＨレ
ベル及びＬレベルの信号が出力される。

従って、第１１図中に示した期間ｔ１のように入力端子
２９に入力される信号が第１１図（Ａ）に示すように１
ルベルで、入ノｊ端子３０に入力される信号が第１１図
（Ｂ）に示すようにＬレベルとなり、トランジスタＴＲ
＋及びトランジスタＴＲ２が共に非導通状態となって出
力端子３３から信号は出力されないハイインピーダンス
の状態（開放状態）となるので、周波数比較器８は加算
回路７から切離され、周波数誤差信号が加算回路７に供
給されない状態となる。

次にＶＣＯ４の出力信号の周波数ｆ１が基準信号の周波
数ｆ２より低い状態では、第２図に示した周波数誤差検
出部の出力端子１８及び出力端子１９からは第３図（Ｋ
）及び第３図（ｌ−）に示すように共に１−レベルの信
号が出力され、また、第６図に示した周波数誤差検出部
の出力端子２７及び出力端子２８からは第７図（Ｇ）及
び第７図（１」）に示すように共に［レベルの信号が出
力される。

従って、第１１図中に示した期間ｔ２のように入力端子
２９及び入力端子３１に入力される信号が第１１図（Ａ
）及び第１１図（Ｂ）に示すように共にＬレベルとなり
、トランジスタＴＲ＋のみが導通状態となるので、出力
端子３３からは第１１図（Ｃ）に示すように１」レベル
の信号が出力される。

また、ＶＣＯ４の出力信号の周波数１１が基準信号の周
波数ｆ２より高い状態では、第２図に示した周波数誤差
検出部の出力端子１８及び出力端子１９からは第５図（
Ｋ）及び第５図（Ｌ）に示すように共にトｌレベルの信
号が出力され、また、第６図に示した周波数誤差検出部
の出力端子２７及び出力端子２８からは第９図（Ｇ）及
び第９図（Ｈ）に示すにうに共にＥ」レベルの信号が出
力される。

従って、第１１図中に示した期間ｔ３のように入力端子
２９及び入力端子３１に入力される信号が第１１図（Ａ
）及び第１１図（Ｂ）に示すように共に１」レベルとな
り、トランジスタＴＲ２のみが導通状態となるので、出
力端子３３からは第１１図（Ｃ）に示すようにＬレベル
の信号が出力される。

つまり、入力端子２９に入力される信号と入力端子３１
に入力される信号とに対応して出力端子３３から第１１
図（Ｃ）に示す信号が周波数誤差信号として加算回路７
に供給される。

ここで、再び第１図に戻って説明すると、上述したよう
に位相比較器２から出力される位相誤差信号に、ＶＣＯ
４の出力信号の周波数ｆ１と基準信号の周波数１２との
関係に対応した第１１図（Ｃ）に示す周波数誤差信号が
加算器７で加算され、この加算信号がローパスフィルタ
ＬＰＦ３を介して制御信号として、ＶＣＯ４に供給され
るので、ＶＣＯ４のフリーラン周波数は基準信号の周波
数ｆｒに自動追従可能となり、実効的なキャプチャレン
ジを大幅に拡大できる。

ところで、第１図に示した入力端子１に入力される入力
信号と分周器５の出力信号とが位相同期している際に、
位相誤差信号に周波数誤差信号が重畳されると位相同期
状態の維持が不能になる等の悪影響を及ぼすので、位相
同期状態である際には周波数誤差信号を位相誤差信号に
加算しないようにする必要がある。

第１２図は本発明になるＰＬＬ装置の第２実施例のブロ
ック系統図である。

第１２図において、第１図と同一の構成要素には同一の
符号を付してその説明を省略する。

第１２図において、分周器５の出力信号（Ｊ、位相比較
器２に供給されると共に、ロック状態検出回路３４の一
方の入力端子に供給される。また、ロック状ｆぶ検出回
路３４の他方の入力端子には入力端子１に入力された入
力信号が供給される。

ロック状態検出回路３４は一方の入力端子に供給された
分周回路の出力信号であるピッ１〜クロツクの位相と入
力端子１より供給される入力信号の位相とを比較し、両
信号が位相同期している場合は、位相同期信号をスイッ
チ３ｏに供給して、スイッチ３５を非導通状態にする。

スイッチ３５は周波数比較器８と加算回路７どの間に介
挿され、周波数比較器８の出力信＠（周波数誤差信号）
の加算回路７への供給を制御しており、上述したように
スイッチ３５は入力信号とピットクロックとが位相同期
している際に、非導通状態となるので、周波数比較器８
から出力される周波数誤差信号が加算回路７に供給され
ず、従って、位相誤差信号に周波数誤差信号が加算され
ないので、位相同期状態を継続できる。

次に、第１３図を参照してＣＤ方式の情報信号記録媒体
（以下、ディスクと記す）再生装置に本発明を適用した
例を説明する。

具体的には、ＣＤ方式のディスク再生装置内に設けられ
、ディスクに記録されているＥＩＧＨＴＴＯＦＯＵＲＴ
ＥＥＮ変調（８ヒツト（７）　Ｎ　ＲＺデータビットを
１４ピツ１〜のチャンネルビットに変換すると共に、１
４チヤンネルビツトのブロック毎に３ヂヤンネルビツト
を加える変調）された信号（以下、この信号をＥＦＭ信
号と記す）よりピットクロックを作り出す場合に用いら
れるＰＬＬ装置について説明する。

また、ＣＤ方式のディスク再生装置は第１３図に示すＰ
ＬＬ装置から作り出されたピットクロック（再生信号よ
り抜き出した再生クロック信号）の周波数ｆ３が基準信
号の周波数ｆｒに等しくなるようにディスクを回転駆動
するモータの回転数を制御している。

第１３図は本発明になるＰＬＬ装置の第３実施例のブロ
ック系統図である。

第１３図において１は、ディスクから再生されたＥＦＭ
信号の入力端子で、入力端子１に入力されたＥＦＭ信号
は位相比較器２の一方の入力端子に供給される。

また、位相比較器２の他方の入力端子には後述するＶＣ
Ｏ４の出力信号を分周器５で分周したピットクロックが
供給される。

位相比較器２は一方の入力端子に供給されるＥＦＭ信号
の立」−りエツジ及び立下がりエツジの位相と、他方の
入力端子に供給されるピッｌ−タロツクの位相とを比較
し、両信号間に位相差がある場合はこの位相差に対応す
る位相誤差信号を加算回路７の一方の入力端子に供給す
る。

加算回路７は一方の入力端子に供給された位相誤差信号
と周波数比較器８より他方の入力端子に供給された周波
数誤差信号とを加算した加算信号をＬ　Ｐ　Ｆ　、３に
供給する。

Ｌ　Ｐ　Ｆ　３で高域成分が除去された加算信号はＶＣ
Ｏ４に制御信号として供給され、ＶＣＯ４はＬ　Ｐ　Ｆ
　３より供給される制御信号に対応した周波数の信号を
分周器５に供給する。

分周器５はＶＣＯ４の出力信号を分周したピットクロッ
クを出力端子６、位相比較器２の他方の入力端子、分周
器３６、ロック状態検出回路３７にそれぞれ供給する。

次に第１４図乃至第１６図を参照して周波数比較器８の
説明をする。

第１４図乃至第１６図は第１３図中に示した周波数比較
器８の動作を説明するための図である。

第１４図は分周器５より供給される信号の周波数ｆ３が
基準信号の周波数ｆｒと舌しい場合の周波数比較器８の
動作を説明するための図である。

第１５図は分周器５より供給される信号の周波数ｆ３が
基準信号の周波数ｆｒより高い場合の周波数比較器８の
動作を説明するための図である。

第１６図は分周器５より供給される信号の周波数ｆ３が
基準信号の周波数ｆｒより低い場合の周波数比較器８の
動作を説明するための図である。

なお、第１４図乃至第１６図において、（Ａ）は分周器
３８の出力信号を示す図、（Ｂ）はカウンタ３９の出力
信号を示す図、（Ｃ）はラッチ回路４０の出力信号を示
す図、（Ｄ＞はラッチ回路４１の出力信号を示す図、（
Ｆ）はラッチ回路４２の出力信号を示す図、（Ｆ）は分
周器３６の入力信号を示す図、（Ｇ）は分周器３６の出
力信号を示す図、（Ｈ）はラッチ回路４２の出力信号を
示す図、（Ｉ）はラップ回路４４の出力信号を示す図、
（ｊ）は周波数誤差信号出力回路４５の出力信号を示す
図である。

９は基準信号のＭ単周波数ｆｒと整数比の関係にある周
波数の信号が入力される入力端子である。

入力端子９に入力された基準信号は分周器３８に供給さ
れ、分周器３８で分周された後、第１４図（Ａ）、第１
５図（Ａ＞及び第１６図（Ａ）に示すような信号として
カウンタ３９に供給される。

カウンタ３９は分周器３８の出力信号をカウントし、カ
ウント値が予め定められたある一定の値になるとカウン
タ３９は第１４図（Ｂ）、第１５図（Ｂ）及び第１６図
（Ｂ）に示すようなＨレベルのキャリー（カウント終了
）信号を出力する。

カウンタ３９の出力信号はラッチ回路４０に供給される
。

ラッチ回路４０は分周器３８の出力信号をクロックパル
ス信号としてカウンタ３９の出力信号をラッチする。

第１／１図（Ｃ）、第１５図（Ｃ）及び第１６図（Ｃ）
に示すようなラッチ回路４０の出力信号はラッチ回路４
１．４２にそれぞれ供給される。

ラップ回路４１もラッチ回路４０と同様に分周器３８の
出力信号をクロックパルス信号として第１４図（Ｄ）、
第１５図（Ｄ）及び第１６図（Ｄ）に示すようなラッチ
回路４０の出力信号をラッチする。

ラッチ回路４１の出力信号はラッチ回路４３、ラッチ回
路４４、カウンタ３９にそれぞれ供給される。

カウンタ３９はラッチ回路４１の出力信号により分周器
３８から出力されるクロックパルスに同期して、クリア
される。

また、ラッチ回路４３はラッチ回路４１の出力信号をカ
ウンタ３９のクロックパルスに対して半周期ずれたクロ
ック信号でラッチするＤＦＦで構成されたラッチ回路で
ある。

ラッチ回路４３から出力された信号は、分周器３６をピ
ットクロックとは非同期で強制的にリセットする。分周
器３６は分周器５より出力されるピットクロックを分周
する分周器である。

分周器３６で分周されたピットクロックは、ラッチ回路
４０の出力信号をクロックパルス信号としてラッチする
ラッチ回路４２に供給されると共に、ラッチ回路４１の
出力信号をクロックパルス信号としてラッチするラッチ
回路４４にも供給される。

カウンタ３９のカウント数と分周器３６の分周比の関係
を適切に選べば、ピッ１〜クロツクと基準信号とが位相
同期（ロック）している状態、つまり、ピットクロック
の周波数ｆ３＝基準信号の周一　　３６　− 波数ｆｒの際は、第１４図に示すようにラッチ回路４０
の出力の立ち上がり（第１４図（Ｃ））とラッチ回路４
１の立ち上がり（第１４図（Ｄ）との間に第１４図（Ｇ
）に示すように分周器３６の出力信号に立上がりエツジ
が存在し、従って、ラッチ回路４２とラッチ回路４４と
は互いに、極性の異なる信号をラッチする。

具体的にはラッチ回路４２は第１４図（Ｈ）に示すよう
にＬレベルの信号をラッチし、ラッチ回路４４は第１４
図（１）に示すようにＨレベルの信号をラッチする。

次に、ピットクロックの周波数ｆ３≠Ｍ準信号の周波数
ｆｒの際、つまり、ＰＬＬ装置が位相同期していない状
態で、ラッチ回路４２及びラッチ回路４４は第１５図（
１」）及び第１５図（１）あるいは第１６図（１」）及
び第１６図（１）に示すようにそれぞれｌ」レベルある
いはＬレベルの同じ極性の信号をラッチする。

また、ピットクロックの周波数ｆ３＜基準信号の周波数
ｆｒの際（第１５図（Ｈ）及び第１５図Ｎ）参照）と、
ピッ１〜クロツクの周波数ｆ３〉基準信号の周波数ｆｒ
の際（第１６図（１４）及び第１６図（１）参照）とで
はラッチ回路４２及びラッチ回路４４がラッチづ−る信
号の極性はそれぞれ逆になる。

ラッチ回路４２及びラップ回路４４の出力信号は周波数
誤差信号出力回路４５に供給される。周波数誤差信号出
力回路４５は、例えば、第１０図に示すように構成され
、ピッ１〜クロツクの周波数ｆ３と基準信号の周波数ｆ
ｒとの周波数差に対応した周波数誤差信号を出力する。

具体的にはピッ１〜クロツクの周波数ｆ３と基準信号の
周波数ｆｒとの周波数の高低関係に対応した周波数誤差
信号として、例えば、１ルベルの信号、Ｌレベルの信号
を出力したり、また、周波数誤差信号を出力しないよう
に開放状態となる。

この周波数誤差信号は加算回路８に供給され、上述した
位相誤差信号と加算された加算信号どしてＬ　Ｐ　Ｆ　
３に供給される。

ロック状態検出回路３７から出力される信号は位相同期
状態を検出した際に１ｑられるロック状態検出信号で、
この信号は、ＰＬＬ装置が位相同期状態、つまり、再生
信号の位相とピットクロックの位相とが位相同期してい
る際に、この状態を検出して周波数誤差信号出力回路４
５の出力状態が開放状態となるようにラッチ回路４２及
びラッチ回路４４の出力状態を固定する信号である。

位相同期状態を検出した際にロック状態検出器３７から
出力されるロック状態検出信号により、周波数比較器８
より出力される周波数誤差信号の加算器７への供給が遮
断されるので、位相誤差信号へ周波数誤差信号が影響を
及ぼすことが防止される。

（発明の効果） 本発明は上述の如ぎ構成であるので、位相誤差信号に周
波数誤差信号を加算した加算信号をＶＣＯの制御信号と
することにより、ＰＬＬ装置の電圧制御発振器のフリー
ラン周波数を基準信号の周波数に追従させて実効的なキ
ャプチャレンジを大幅に拡大でき、また、ＰＬＬ装置を
構成する回路素子の温度特性によるフリーラン周波数の
ずれやフリーラン周波数を調整する際の調整誤差等も補
正でき、さらに、位相同期状態に至った際に周波数誤差
信号の位相誤差信号への加算を中止するように構成する
ことにより高精度な動作を実現できるという利点を有す
る。

【図面の簡単な説明】

第１図は本発明になるＰＩＬ装置の第１実施例のブロッ
ク系統図、第２図は第１図中に示した周波数比較器８の
周波数誤差検出部の一例のブロック系統図、第３図乃至
第５図は第２図に示した周波数比較器８の動作を説明す
るための図、第６図は第１図中に示した周波数比較器８
の周波数誤差検出部の他の例のブロック系統図、第７図
乃至第９図は第６図に示した周波数比較器８の動作を説
明するための図、第１０図は周波数比較器８の周波数誤
差信号出力部の一例の回路図、第１１図は第１０図に示
した周波数誤差信号出力部の動作を説明するための図、
第１２図は本発明になるＰＩＬ装置の第２実施例のブロ
ック系統図、第一　　４０　− １３図は本発明になるＰＬＬ装置の第３実施例のブロッ
ク系統図、第１４図乃至第１６図は第１３図に示したＰ
　Ｌ　Ｌ装置の動作を説明するための図、第１７図は従
来のＰＬＬ装置のブロック系統図である。 １．１０１１６．２０．２５．２９．３１・・・入力端
子、 ２・・・位相比較器、 ３・・・ローパスフィルタ（ＬＰＦ）、４・・・電圧制
御発揚器（ＶＣＯ）、 ５．２１．３６．３８・・・分周器、 ６．１８．１９．２７．２８．３３・・・出力端子、７
・・・加算回路、８・・・周波数比較器、９・・・基準
信号入力端子、１１．３９・・・カウンタ、１２・・・
数値比較器、１３．２２・・・ラッチ出力回路、１４．
１５．２３．２４・・・Ｄフリップフロップ（ＯＦＦ）
、 １７．２６・・・タイミング作成器、 ３０・・・正電圧（十Ｂ）入力端子、 ３２・・・負電圧（−Ｂ）入力端子、 ３４．３７・・・ロック状態検出回路、３５・・・スイ
ッチ、 ４０．４１．４２．４３．４４・・・ラッチ回路、４５
・・・周波数誤差信号出力回路、 ＴＲＩ、ＴＲ２・・・トランジスタ、 Ｒ１−Ｒ６・・・抵抗器。 オ　１　扇 ”３ｃ３　　ピ　Ｑ　史　も　ウ　ミ 又　　ａ）Ｕ　　　ロ　　随　　ｋ　　も　　≧Ｘ　　
　箱 ’ｇ１３ｕ１１”＝　　　セ　　ミ 萬　１　黄

Claims (5)

【特許請求の範囲】
1. （１）制御信号により発振周波数が制御される電圧制御
   発振器と、 この電圧制御発振器の出力信号を分周する分周器と、 この分周器の出力信号と入力端子に供給される入力信号
   との位相差を検出して両信号の位相差に対応する位相誤
   差信号を出力する位相比較器と、この位相比較器より供
   給される位相誤差信号の高域成分を除去して前記電圧制
   御発振器の制御信号として出力する低域ろ波器とからな
   るＰＬＬ装置において、 位相同期状態の際に前記電圧制御発振器の出力信号ある
   いは前記分周器の出力信号のうちいずれか一方の信号が
   とるべき周波数あるいはこの周波数に近い周波数の基準
   信号とが入力され、、両信号を比較して両信号間に周波
   数差がある場合は、両信号間の周波数差に対応する周波
   数誤差信号を出力する周波数比較器と、 前記位相比較器より後段に配置されると共に、前記電圧
   制御発振器より前段に配置され、前記位相比較器から出
   力される位相誤差信号あるいは前記電圧制御発振器の制
   御信号に前記周波数比較器から出力される周波数誤差信
   号を加算する加算回路とからなるＰＬＬ装置。
2. （２）前記周波数比較器は周波数を比較すべき２信号の
   うちの一方の信号のエッジを計数するカウンタと、 この周波数を比較すべき２信号のうちの他方の信号を分
   周して所定のタイミングのタイミング信号を出力するタ
   イミング作成器と、 このタイミング信号により前記カウンタの計数出力とあ
   らかじめ定められた所定値とを比較し、この比較に対応
   した周波数誤差信号を出力する比較器とから構成された
   特許請求の範囲第１項記載のＰＬＬ装置。
3. （３）前記周波数比較器は周波数を比較すべき２信号の
   うちの一方の信号を分周する分周器と、この周波数を比
   較すべき２信号のうちの他方の信号を分周して第１のタ
   イミング信号及びこの第１のタイミング信号より遅延し
   た第２のタイミング信号を出力するタイミング作成器と
   、 この分周器の出力信号がこの第１のタイミング信号伝送
   開始までに反転した場合及びこの第２のタイミング信号
   伝送終了後に反転した場合に周波数誤差信号を出力する
   ラッチ出力回路とから構成された特許請求の範囲第１項
   記載のＰＬＬ装置。
4. （４）前記周波数比較器は比較すべき２つの信号を比較
   し、両信号間に周波数差が存在する場合に得られる検出
   信号に対応した正の電圧値、開放、負の電圧値の出力状
   態の周波数誤差信号を出力するレベル変換回路で構成さ
   れた特許請求の範囲第１項記載のＰＬＬ装置。
5. （５）制御信号により発振周波数が制御される電圧制御
   発振器と、 この電圧制御発振器の出力信号を分周する分周器と、 この分周器の出力信号と入力端子に供給される再生信号
   との位相差を検出して両信号の位相差に対応する位相誤
   差信号を出力する位相比較器と、この位相比較器より供
   給される位相誤差信号の高域成分を除去して前記電圧制
   御発振器の制御信号として出力する低域ろ波器とからな
   るＰＬＬ装置において、 位相同期状態の際に前記電圧制御発振器の出力信号ある
   いは前記分周器の出力信号のうちいずれか一方の信号が
   とるべき周波数あるいはこの周波数に近い周波数の基準
   信号とが入力され、両信号を比較して両信号間に周波数
   差がある場合は、両信号間の周波数差に対応する周波数
   誤差信号を出力する周波数比較器と、 前記位相比較器より後段に配置されると共に、前記電圧
   制御発振器より前段に配置され、前記位相比較器から出
   力される位相誤差信号あるいは前記電圧制御発振器の制
   御信号に前記周波数比較器から出力される周波数誤差信
   号を加算する加算回路と、 前記再生信号の位相と前記分周器の出力信号の位相とを
   比較し、両信号の位相同期状態を検出して前記周波数比
   較器の出力信号の前記加算回路への供給を遮断する位相
   同期状態検出回路とからなるＰＬＬ装置。