JPS6129015B2

JPS6129015B2 -

Info

Publication number: JPS6129015B2
Application number: JP1838878A
Authority: JP
Inventors: Kunio Yasutake
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1978-02-20
Filing date: 1978-02-20
Publication date: 1986-07-03
Also published as: JPS54111235A

Description

【発明の詳細な説明】本発明は固定的な３桁区切表示と浮動小数点表
示を切換えて表示する表示方式に関する。

例えば電子式金銭登録機のように金銭データを
処理する装置では主に金額を入力するために浮動
小数点による表示はほとんど行なわれていなかつ
た。したがつて３桁区切は各国によつて固定的に
設定されていた。例えば日本国内においては８桁
の表示管の４桁目と７桁目に３桁区切の表示を行
い、米国においては３桁目と６桁目に３桁区切表
示を行なわせている。しかしながら最近では多く
の処理能力を有する電子式金銭登録機が間発され
る傾向にあり、例えば商品の個数を小数点で表わ
して、3.5（個）×125（円）のような演算も考え
られる。この場合の小数点表示は浮動小数点とな
るものである。

本発明は上記事情に鑑みてなされたもので、小
数点データが入力されたか否かを検出し、小数点
データが入力されていれば固定的な３桁区切表示
を行い、小数点データが入力された後であれば浮
動小数点表示を行うようにした表示方式を提供す
ることを目的とする。

以下図面を参照して本発明の一実施例を説明す
る。第１図は本発明を電子式金銭登録機に実施し
た場合のシステム構成を示すものである。第１図
において１１はCPU（演算処理装置）で、この
CPU１１は各種売上げデータを記憶するメモリ
回路１２が、データＤを転送するデータバス
DB、行アドレスRAを転送する行アドレスバス
RB、列アドレスCAを転送する列アドレスCBを
介して接続されている。上記メモリ回路１２は
CPU１１から送られてくる読出し／書込み信号
Ｒ／W₂によつて読出しあるいは書込みの指定が
行なわれる。また、上記CPU１１にはデータバ
スDBを介してモードスイツチ１３が接続され
る。このモードスイツチ１３は、詳細を後述する
が例えば四捨五入、切捨て、切上げ、３桁区切の
位置指定等の各種モードを切換え指定するもの
で、CPU１１からのモード検出信号MSを選択し
てデータバスDBによりCPU１１へ送出する。さ
らに、上記CPU１１にはデータバスDB及び列ア
ドレスバスCBを介してＩ／Ｏポート１４が接続
される。このＩ／Ｏポート１４にはCPU１１か
らオペレーシヨン信号Ｊが与えられる。そして上
記Ｉ／Ｏポート１４にはキー入力部１５、表示部
１６、印字部１７が接続される。上記キー入力部
１５は、キー操作を行つた場合、Ｉ／Ｏポート１
４からのタイミング信号KPに従つてキー入力信
号KIをＩ／Ｏポート１４内の入力用バツフア
（図示せず）へ入力する。また、表示部１６は
Ｉ／Ｏポート１４からのデイジツト信号DG及び
Ｉ／Ｏポート１４の表示用バツフア内のデータを
デコードしたセグメント信号SGに従つて表示動
作を行う。印字部１７は例えばラインプリンタ
で、印字ドラムの印字位置信号ＴをＩ／Ｏポート
１４へ送り、この印字位置信号ＴとＩ／Ｏポート
１４の印字用バツフア（図示せず）内のデータと
の一致によつて生じたハンマ駆動信号HDにより
ハンマを駆動し、レシート用紙並びにジヤーナル
用紙に対する印字を行つている。

第２図は上記モードスイツチ１３の詳細を示す
もので、モード指定用の複数のスイツチS₁〜Ｓ_o
が４行16列のマトリクス状に配列されており、各
列の入力ラインにCPU１１から送られてくる０
〜15のモード検出信号MSが入力され、４行の出
力ラインにより出力される「１−２−４−８」の
重み付けされた信号がモード指定信号として
CPU１１へ送出されるようになつている。

次に第３図によりＩ／Ｏポート１４の主要部つ
まり表示部１６とのデータ授受に関係する部分に
ついて説明する。データバスDBによりデータ入
出力端Ｄを介して入力されるデータは、小数点バ
ツフア２１へ供給されると共にゲート回路２２を
介してRAMにより構成される16桁の表示用バツ
フア２３へ送られる。この表示用バツフア２３に
はCPU１１における入出力用のＡレジスタ（図
示せず）の０〜14桁の内容が書込まれるもので、
その保持データはセグメントデコーダ２４を介し
て表示部１６へ送られる。また、上記バツフア２
１には上記Ａレジスタの15桁目に記憶されている
小数点データが書込まれるもので、その保持デー
タは小数点デコーダ２５を介してアンド回路２６
へ入力される。このアンド回路２６にはセグメン
トデコーダ２４から出力ラインａを介してゲート
制御信号が入力される。上記セグメントデコーダ
２４は０〜９の数値データをデコードする場合に
出力ラインａに“１”信号を出力し、０〜９の数
値データ以外のコード信号つまりブランキングコ
ード信号をデコードする場合に出力ラインａに
“０”信号を出力する。しかして、上記アンド回
路２６の出力は、小数点あるいは３桁区切表示用
のセグメント信号として表示部１６へ送られる。
また、上記小数点デコーダ２５には、16進カウン
タ２７の出力がデジツトデコーダ２８を介してタ
イミング信号として与えられている。また、上記
デジツトデコーダ２８の出力は、デジツト信号
DGとして表示部１６へ送られる。一方、CPU１
１から与えられるオペレーシヨン信号Ｊ及びアド
レスバスCBを介して与えられる列アドレスCAは
コントールデコーダ２９へ入力される。このコン
トールデコーダ２９は列アドレスCAが「１」の
時に“１”信号を出力する出力ラインａ及び列ア
ドレスCAが「15」の時に“１”信号を出力する
出力ラインｂを備えており、出力ラインａから出
力される信号はフリツプフロツプ３０のセツト端
子Ｓに入力され、出力ラインｂから出力される信
号はフリツプフロツプ３０のリセツト端子Ｒへ入
力されると共にバツフア２１へデータ読込み信号
として送られる。そして、フリツプフロツプ３０
のＱ側出力はアンド回路３１及びゲート回路２２
にゲート制御ド信号として加えられると共に表示
用バツフア２３に読出し／書込み信号Ｒ／Ｗとし
て送られる。また、フリツプフロツプ３０の側
出力はアンド回路３２にゲート制御信号として加
えられる。そして、アンド回路３１には、アドレ
スバスCBを介して列アドレスCAが入力され、ア
ンド回路３２にはカウンタ２７の値が入力され
る。上記アンド回路３１，３２の出力は、オア回
路３３を介して表示用バツフア２３へアドレスデ
ータとして送られる。

第４図は上記第３図における小数点デコーダ２
５の詳細を示すものである。第４図において４１
は上記小数点バツフア２１からの４ビツトの小数
点データが入力されるデコーダで「０」〜
「２」、「８」〜「15」の小数点データをデコード
してそれぞれ所定の一本の出力ラインより“１”
信号を出力する。そして、このデコーダ４１の
「15」〜「９」の各出力ラインから出力される信
号はそれぞれオア回路４２ａ〜４２ｇを介してア
ンド回路４３ａ〜４３ｇに入力される。また、デ
コーダ４１の「８」の出力ラインから出力される
信号は、直接アンド回路４３ｈに入力される。さ
らに、上記デコーダ４１の「２」の出力ラインか
ら出力される信号はオア回路４２ｃ及び４２ｆ
へ、「１」の出力ラインから出力される信号はオ
ア回路４２ａ，４２ｄ，４２ｇへ、「０」の出力
ラインから出力される信号はオア回路４２ｂ及び
４２ｅへそれぞれ入力される。また、上記アンド
回路４３ａ〜４３ｈには、デイジツト信号D₇〜
D₀がそれぞれ入力される。そして、アンド回路
４３ａ〜４３ｈの出力は、オア回路４４を回して
出力され、前記アンド回路２６を介して上記表示
部１６へ小数点セグメント駆動信号として送られ
る。この場合、上記デイジツト信号D₀〜D₇によ
つて表示部１６の１桁目〜８桁目の桁が選択指定
される。上記のように構成された小数点デコーダ
２５は第５図に示すように「０」〜「２」の小数
点データが与えられた場合は３桁区切表示用信号
を出力し、「８」〜「15」の小数点データが入力
された場合は、その内容に応じて所定桁の小数点
表示を行う信号を出力し、浮動小数点に対する動
作モードとなる。上記３桁区切表示をう場合、小
数点データ「０」であれば４桁及び７桁のタイミ
ングで小数点信号を出力して円に対応する日本国
内における３桁区切表示モードとなり、小数点デ
ータが「２」であれば３桁及び６桁のタイミング
で小数点信号を出力してドルに対する米国におけ
る桁区切表示モードとなる。小数点データが
「１」であれば、２桁、５桁、８桁のタイミング
で小数点信号を出力して円及びドル以外の場合に
対する桁区切表示モードとなる。

次に上記のように構成された本考案の全体の動
作を第６図のフローチヤートを参照して説明す
る。キー入力部１５において数値キーの操作が行
われると、この入力データはＩ／Ｏポート１４へ
送られ、第６図のステツプＡに示すように置数処
理が行われる。すなわち、キー入力部１５から入
力されるデータは、Ｉ／Ｏポート１４内の入力用
バツフア（図示せず）に一旦保持され、その後
CPU１１内のＡレジスタ（図示せず）に転送さ
れる。CPU１１はＩ／Ｏポート１４を介して入
力データが与えられると第６図のステツプＢに示
すように上記Ａレジスタの最上位桁つまり15桁目
A₁₅の内容が「８」（２進数“1000”）より小さい
かあるいは「８」以上であるかを判定する。この
Ａレジスタの15桁目には小数点データが書込まれ
るもので、小数点キーが操作されていれば「８」
以上の値が書込まれ、小数点キーが操作されてい
なければ「８」より小さい値例えばこの実施例で
は「０」〜「２」の値が書込まれる。しかして、
ステツプＢでは、３桁区切モードが浮動小数点モ
ードかを判定するもので、Ａレジスタの15桁A₁₅
の内容が「８」以上であれば浮動小数点モードで
あると判定してステツプＣ進み、Ａレジスタの15
桁の内容を＋１する。このステツプＣの処理によ
つて小数点の位置が１桁桁上げされる。すなわち
小数点キーが操作された場合は、ステツプＤに示
すようにＡレジスタの15桁目A₁₅に「８」
（1000）が書込まれる。そして、このステツプＤ
が行われた場合、あるいは上記ステツプＣの処理
が行われた場合はステツプＥに進み、モードスイ
ツチ１３の設定内容を読出してCPU１１内のＢ
レジスタの15桁目B₁₅にセツトする。次いでステ
ツプＦに進み、Ａレジスタの15桁目A₁₅の内容が
「８」（1000）より小さいか大きいか、すなわち、
浮動小数点モードか３桁区切表示データかを判定
する。この判定の結果、Ａレジスタの15桁目A₁₅
の内容が「８」（1000）以上であつた場合は、小
数点キーが操作された場合であるから浮動小数点
モードであると判断し、ステツプＧに進んでＡレ
ジスタの内容を第４図に示すＩ／Ｏポート１４に
送出する。この場合、先ずＡレジスタの内容を読
出す前にアドレスバスCBを介してＩ／Ｏポート
１４内のコントールデコーダ２９に制御信号を与
えると共に、CPU１１内のタイミング制御回路
（図示せず）よりオペレーシヨン信号Ｊ（“１”）
を出力する。上記制御信号はコントールデコーダ
２９によりデコードされ、フリツプフロツプ３０
をセツトする。このフリツプフロツプ３０がセツ
トされるとそのＱ側出力によりアンド回路３１及
びゲート回路２２が開かれると共に表示用バツフ
ア２３に書込み信号（Ｒ／Ｗ＝“１”）が与えられ
る。この状態でCPU１１内のＡレジスタの内容
が順次１桁目より14桁目まで読出されると、その
内容はCPU１１からデータバスDB及びＩ／Ｏポ
ート１４内のゲート回路２２を介して表示用バツ
フア２３に入力される。この時、表示用バツフア
２３の列アドレスはCPU１１のデータCAがデー
タバスCBを介してＩ／Ｏポート１４に与えら
れ、これがアンド回路３１及びオア回路３３を介
して表示用バツフア２３に与えられる。この時オ
ペレーシヨン信号Ｊは“０”である。そして、ア
ドレスデータCAの内容が「15」になつた時、コ
ントロールレコーダ２９の出力によつてフリツプ
フロツプ３０がリセツトされる。この結果、ゲー
ト回路２２が閉じ表示用バツフア２３への入力が
禁止されると共にコントールデコーダ２９の出力
ラインｂから出力される信号により小数点バツフ
ア２１が動作し、Ａレジスタの15桁目の内容が小
数点バツフア２１に読込まれる。この小数点バツ
フア２１に読込まれた小数点データは小数点デコ
ーダ２５へ入力される。この時、表示用のデータ
が表示用バツフア２３に貯えられていれば、セグ
メントデコーダ２４の出力ラインａから“１”信
号が出力されてアンド回路２６のゲートが開かれ
ているので、小数点デコーダ２５の出力はアンド
回路２６を介して表示部１６へ送られ、所定の小
数点セグメントを点灯表示する。例えば上記した
ように小数点データが「８」であつた場合、小数
点デコーダ２５は第４図に示すようにデコーダ４
１の「８」の出力ラインが“１”となり、アンド
回路４３ｈに加えられる。このアンド回路４３ｈ
にはデイジツト信号D₀が入力されているので、
上記デコーダ４１の出力に従つてアンド回路４３
ｈからデイジツト信号D₀が出力され、オア回路
４４を介して表示部１６へ送られ、第５図に示す
ように第１桁に小数点表示が行われる。この場
合、表示用バツフア２３からのデータ読出しはカ
ウンタ２７の出力によつて行われる。すなわち、
コントールデコーダ２９の出力によりフリツプフ
ロツプ３０がリセツトされると、その側出力に
よりアンド回路３２のゲートが開かれ、カウンタ
２７の出力がアンド回路２７及びオア回路３３を
介して表示用バツフア２３へ送られそのアドレス
が指定される。このアドレス指定により表示用バ
ツフア２３の内容が読出され、セグメントデコー
ダ２４を介して表示部１６へ送られて表示され
る。この状態で次の数値データが入力されると、
ステツプＡ，Ｂを経てステツプＣに進み、Ａレジ
スタの15桁目A₁₅の内容に＋１する。小数点キー
を操作した後、最初の数値データを入力する場合
であれば、Ａレジスタの15桁目A₁₅に「８」
（1000）が書込まれているのでステツプＣでは
「８＋１＝９」の加算が行われ、Ａレジスタの
A₁₅桁の内容は「９」となり、表示部１６におけ
る小数点表示は第５図に示すよう２桁目となる。
以下同様により置数操作が行われる毎にＡレジス
タのA₁₅桁の内容が順次＋１され、小数点表示位
置が第５図に示すように順次桁上げされる。

一方、小数点キーの操作を行わなかつた場合
は、ステツプＤが実行されないので、ステツプＦ
においてＡレジスタの15桁目A₁₅の内容が「８」
（1000）より小さいと判定され、ステツプＨに進
む。このステツプＨ下はステツプＥでＥレジスタ
の15桁目にセツトされているモードスイツチ１３
の設定内容をＡレジスタの15桁目A₁₅に転送す
る。その後ステツプＧに進み、Ａレジスタの内容
をＩ／Ｏポート１４内の表示用バツフア２３及び
小数点バツフア２１へ転送する。上記モードスイ
ツチ１３の設定内容が国内モードであつた場合、
モードスイツチ１３の設定値は「０」であり、第
４図におけるデコーダ４１の「０」の出力ライン
から“１”信号が出力され、オア回路４２ｅ及び
４２ｂを介してアンド回路４３ｅ，４３ｂに加え
られる。このためアンド回路４３ｅ，４３ｂから
デジツト信号D₃，D₆が出力され、第５図に示す
ように表示部１６の４桁目、７桁目に区切表示が
行われる。また、モードスイツチ１３により米国
モードを指定した場合は、その設定内容は「２」
であり、デコーダ４１の「２」の出力ラインから
“１”信号が出力され、オア回路４２ｆ，４２ｃ
を介してアンド回路４３ｆ，４３ｃに加えられ
る。このためアンド回路４３ｆ，４３ｃからデジ
ツト信号D₂，D₅が出力され、第５図に示すよう
に表示部１６の３桁目及び６桁目に区切表示が行
われる。このようにモードスイツチ１３の指定に
従つて任意の３桁区切表示が行われる。また、小
数点キーを操作した場合は上記したように３桁区
切表示から浮動小数点の表示に切換わる。

以上述べたように本発明によれば、小数点デー
タが入力されたか否かを検出し、小数点データが
入力されていなければ固定的な３桁区切表示を行
い、小数点データが入力された後であれば浮動小
数点を行うようにしたもので、簡単な、回路構成
で実現できる。浮動小数点による表示と固定的な
３桁区切による表示が自動的に切換えられる等
種々の利点を有する。

【図面の簡単な説明】

第１図は本発明の一実施例を示す全体的なブロ
ツク図、第２図は同実施例におけるモードスイツ
チ部分の詳細を示す図、第３図は同実施例におけ
るＩ／Ｏポートの主要部の詳細を示す構成図、第
４図は同実施例における小数点デコーダ部分の詳
細を示す構成図、第５図は同実施例における表示
部の小数点及び３桁区切表示動作を説明するため
の図、第６図は同実施例の動作を示すフローチヤ
ートである。１１……CPU、１２……メモリ回路、１３…
…モードスイツチ、１４……Ｉ／Ｏポート、２３
……表示用バツフア、２５……小数点デコーダ。

Claims

【特許請求の範囲】

１浮動小数点表示用データ又は固定的な３桁区
切表示用データが記憶される記憶手段と、小数点
データが入力されたか否かを検出する検出手段
と、該検出手段で小数点データが入力されている
ことが検出された際に、所定の浮動小数点表示用
データを前記記憶手段へ入力する手段と、前記検
出手段で小数点データが入力されていないことが
検出された際に、所定の固定的な３桁区切表示用
データを前記記憶手段へ入力する手段と、前記記
憶手段内の小数点又は３桁区切の各データに基づ
いて小数点表示又は固定的な３桁区切表示を行う
表示手段とよりなる表示方式。