JPS61295599A - メロデイ音発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）産業上の利用分野 本発明は、電子的にメロディ音を発生するメロディ音発
生装置の改良に関するものであり、特にその構成を簡素
化したものに関する。

（ｂ）従来技術 従来、この種の装置としては、特開昭５６−１６５６７
４号公報に開示されているようなものがあった。

これは、毎１５分に異なったメロディを発生させるウエ
ストミンスタ一時計を電子的に構成したものであり、こ
れによれば輪列との接点を除いて機械的可動部分が殆ん
どなくなり、コスト、保守の点で従来の機械式のものよ
りも非常に優れていた。

（Ｃ）発明が解決しようとする間）電点上記従来例にお
いては、メロディを作成するために音階及び音符の長さ
く即ち音符の種類、）をそれぞれ予め設定された順序で
出力するように構成していた。

具体的には、ＲＯＭ等の記憶装置に、メロディに用いる
音符の音階及び種類を記憶し、これをメロディ開始とと
もに順次読み出して、音階データにより音階に対応した
周波数信号を次々と作成し、これと同時にこの音階が次
の音階に切り換わるタイミングを音符の種類、いわゆる
長さで決めてやらなければならなかった。

そしてこの動作は、メロディを構成する音階が順次発生
するごとに行なわれ、この動作が正しく作動するように
制御することも必要であった。

このような動作をさせるためには複雑な回路構成が必要
であり、これを集積化する場合は量産化がむずかしくな
り、１個あたりの単価を上昇させることにもなった。

（ｄ）問題点を解決するだめの手段 本発明は、１５分毎に発生されるウェスｌ−ミンスター
などのメロディが、一定の音符の組み合わせの繰り返し
であることに着目し、発振器と；前記発振器の出力によ
り最も短い音符の長さを設定する最小音符長カウンタと
； 前記最小音符長カウンタの桁上げ出力をカウントする音
符発生数カウンタと； 前記音符発生数カウンタのカウント数が一定数になった
ときに前記最小音符カウンタの桁上げ出力を阻止する間
引き回路と；　゛ 前記間引き回路の桁上げ出力が入力される毎に順次出力
する音階信号発生回路と； 前記記憶回路から読み出された音階データにより所望の
音階音を発生する音発生回路と；を有し、回路構成の簡
素化をはかり、前記従来例の問題点を解決するものであ
る。

（ｅ）実施例 以下図面に基づいて本発明の詳細な説明する。

はじめに、本発明が対象としている・一定の音符の組み
合わせが繰り返すことにより構成されるメロディの一例
を第４図に示す。

図に示すものは、ウエストミンスタ一時計の発するメロ
ディであり、メロディＡが正時に、メロディＢが１５分
に、メロディＣが３０分に、メロディＤが４５分になる
とそれぞれ発せられる。

このメロディＡ−Ｄは、いずれも４分音符が６つの後２
分音符が１つという組み合わせが繰り返えされており、
音符の種類は常にこの組み合わせの順番で構成されてい
る。

第１図は本発明に係るメロディ音発生装置を時計に適応
させたときの一実施例を示す図である。

２は高周波数信号を出力する発振器、４はその高周波数
信号を適宜分周する分周回路、６は分周された信号を波
形整形する波形整形回路、８は駆動回路、１０は駆動回
路８により駆動されるモータ、１２はモータ１０によシ
駆動される輪列である。

１４は分周回路４の出力信号を入力して１５分毎に信号
Ｂ２にパルスを発生させる１５分カウンタ、１６は信号
Ｂ２に発生するパルスをカウントする４進カウンタ、１
８は４進カウンタ１６の出力信号を入力して時刻をカウ
ントする時刻カウンタである。

２０は輪列１２の動きにより正時毎に信号を出力する正
時接点であり、出力された信号はワンショットマルチバ
イブレータ２２を介して信号ＢＩにパルスとして発生す
る。

２４．２６は信号Ｂｌ、Ｂ２をオアゲート２８を介して
入力し、メロディ音発生状態にするフリップフロップで
ある。

６０は音符長設定回路であり、フリップフロップ２４．
２６がセット状態になるとノアゲート６２の出力信号Ａ
２７がＬレベルになって作動するものである。

この音符長設定回路３０の出力信号Ａ　２４には設定さ
れた音符の組み合わせに応じた間隔でノくルスが発生し
、また出力信号Ａ　Ｉ　Ｏには正時の場合に時打音を発
生させるためのパルスが発生するよう設定されている。

６４はアドレスカウンタであり、信号Ａ２４を入力する
オアゲートろ６の出力信号により作動する。

６８はメロディを構成する複数種の音階を記憶するＲＯ
Ｍであり、アドレスカウンタろ４により各音階が読み出
される。

本実施例においては、このＲＯＭ３８とアドレスカウン
タ６４とにより音階信号発生回路を構成する。　　４０
は音発生回路であり、そのプログラマブル分周器４２に
よりＲＯＭ３８が読み出された音階データに基づいてク
ロック信号グｌを分周し出力する。

このプログラマブル分周器４２の出力信号はアンドゲー
ト４４及びオアゲート４６を介して増幅回路４８に印加
されている。

また、この音発生回路４０内にはエンベロープ回路５０
が設けられており、信号ＡＩＯ，Ａ２４を入力するオア
ゲート５２の出力信号Ｂ９を入力して、エンベロープ信
号Ｂ＋ｏを増幅回路４８に印加している。

この増幅回路４８の出力信号はスピーカ５４に供給され
てメロディとして発せられている。

５６は最終音符検出回路であり、ＲＯＭ３８から読み出
された音階データと４進カウンタ１６の出力信号ＣＩ、
Ｃ２を入力して、１５分、３０分、４５分、正時の各メ
ロディの最終音符を検出するものである。

１５分、３０分、４５分の各最終音符が検出されると、
オアゲート５日及び６ｏを介してクリップフロップ２４
がリセットされてメロディは停止するが、正時の最終音
符が検出されると信号Ｂ５によりフリップフロップ６２
の出力が切り換わって時打ちが開始される。

この７リツブフロツプ６２の出力信号Ｂ６がＨレベルに
なるとアンドゲート６４及びオアゲート４６を介してク
ロック信号０２が増幅回路に印加されて時打ちが始まる
。

６６は打数カウンタであり、音符長設定回路ろＤが正時
のメロディの後に信号Ａ　ｌ　Ｏに出力する時打ちを示
すパルスをカウントするものである。

６８は比較回路であり、時刻カウンタ１８と打数カウン
タ６６のカウント値を比較して一致したときにインバー
タ７０を介して信号Ｂ７を出力し、時打ち中間状態にな
っているアンドゲート７２を閉じて音符長設定回路６０
の出力信号ＡＩＯにパルスが発生することを阻止するも
のである。

次に第２図に示す４５分のメロディ音発生時のタイムチ
ャートと、第３図に示す正時のメロディ音及び時打ち音
発生時のタイムチャートを用いて、第１図に示す実施例
の動作の概要を説明する。

４５分になると、第２図に示すように１５分カウンタ１
４の出力信号Ｂ２にパルスが発生し、オアゲート２８を
介してフリップフロップ２４．２６がリセットされる。

これにより、信号ＡＩ、Ｂ３はＨレベルになり、この信
号を入力するノアゲート３２の出力信号Ａ２７はＬレベ
ルになって音符長設定回路６０の出力信号Ａ　２４には
一定間隔でパルスが発生する。

この信号Ａ　２４に発生するパルスの間隔は、第４図に
示すメロディＤの４分音符の長さに対応するものであり
、４つ等間隔でパルスが発生した後、１つパルスを間引
くように設定すれば４つ目のパルスと次のパルスとの間
隔は通常の倍ひらくことになり、４分音符の倍即ち２分
音符の長さに対応することになる。

従って、メロディＤの音符の長さを信号Ａ２４のパルス
の間隔で表わすと、第２図に示すようになる。　　この
信号Ａ２４は、開状態にあるアンドゲート３６とオアゲ
ート５２を介してアドレスカウンタ３４とエンベロープ
回路５０に印加される。

アドレスカウンタ３４は信号Ａ２４に発生するパルスの
タイミングでＲＯＭ３８が記憶する音階のデータを順次
読み出し、プログラマブル分周器４２の分周比を変えて
各音階データに応じた周波数の信号をプログラマブル分
周器４２から出力させる。

この周波数信号は、通常開状態にあるアンドゲート４４
及びオアゲート４６を介して増幅回路４８に印加される
。

このときに、エンベロープ回路５ｏは、信号Ａ　２４に
発生するパルスのタイミングによりエンベロープ信号Ｂ
ｌＯを出力し、増幅回路４８にて周波数信号と混合され
てスピーカ５４に供給される。

一方、ＲＯＭ３８から読み出された音階データは最終音
符検出回路５６にも印加されており、最終音符を検出す
ると信号Ｂ４がＨレベルになり、オアゲート６０を介し
てフリップフロップ２４をリセットする。

まだ、音符長設定回路３ｏからはクリップフロップがリ
セットされた後、一定時間後に信号Ａ２６にパルスが出
力され、フリップフロップ２６をすセットしてメロディ
音発生は終了する。

次に正時になると、正時接点２０がＯＮ状態になす、ワ
ンショットマルチバイブレータ２２からノくルスが出力
され、この信号１３＋によりフリツプフ・ロッゾ２４．
２６はセットされる。

その後、上述した場合と同じ動作によりメロディ音が発
生される。

このときのメロディは、第４図に示すメロディＡであり
、その最終音符が最終音符検出回路５６により検出され
ると今度は信号Ｂ５が一旦Ｈレベルになる。

次に信号Ａ２４にパルスが発生すると、このノζルスに
より最終音符検出回路５６は時打ちが開始されたことを
検出して信号Ｂ５をＬレベルにし、この立ち下がりに同
期してフリップフロップ６２の出力Ｑからの信号Ｂ６は
Ｈレベルになる。

信号Ｂ６がＨレベルになるとアンドゲート６４は開状態
となってクロック信号ｚ２をオアゲート４６を介して増
幅回路４８に印加し、これと同時にアンドゲート７２の
出力信号Ｂ８がＨレベルになる０倍号Ｂ８がＨレベルに
なると、信号Ａ２４に発生した最後のパルスから一定間
隔後に信号Ａ　Ｉ　Ｏにパルスが発生し、オアゲート５
２を介してエンベロープ回路５０と打数カウンタ６６に
印加される。

このようにしてメロディ終了後に時打ちが始まり、打数
カウンタ６６のカウント値と時刻カウンタ１８のカウン
ト値が一致すると比較回路６８の出力はＨレベルになり
、インバータ７０を介した信号Ｂ７はＬレベルになって
アンドゲート７２を閉状態にする。

信号Ｂ８がＬレベルになると、一定時間後に音符長設定
回路６０の出力信号Ａ２６にパルスが発生し、これによ
って７リツプフロング２６等がリセットされて時打ちは
終了する。

尚、１５分、６０分のメロディ音発生動作は、メロディ
が異なるだけで他は４５分の場合と同様である。　　次
に、本発明の特徴部分である第１図に示す音符長設定回
路３０を第５図に示すその詳細な回路図を用いて説明す
る。

この音符長設定回路６０は、概ね最小音符長カウンタ７
４、音符発生数カウンタ７６、間引き回路７８とからな
るものである。

この最小音符長カウンタ７４は、メロディの中の最小音
符例えば本実施例においては４分音符の長さに対応する
間隔で連続的にパルスを発生させるものであり、フリッ
プフロップ８２〜９０により構成されるカウンタ８０と
、このフリップフロップ８６．８８．９０の出力信号Ａ
２、Ａ３、Ａ４を入力して信号Ａ５を出力するナントゲ
ート９２と、カウンタ８０をリセットする信号Ａ　Ｉ　
３を出力するオアゲート９４とから構成されている。

間引き回路７８は、最小音符長カウンタ７４の出力信号
Ａ５に発生するパルスを間引いて、本実施例においては
音符長を２倍にし、２分音符の長さに対応する間隔にす
るものであり、信号Ａ５を入力してクロック信号メ１に
同期したパルス信号ＡＩ６を出力するフリップフロップ
９６と、信号Ａ１６に発生するパルスを間引くアンドゲ
ート９Ｂを、このアンドゲート９８の開閉をするフリッ
プフロップ１００とノアゲート１０２とから構成されて
いる。　　音符発生数カウンタ７６は、間引き回路７日
内の信号ＡＩ６に発生するパルスを入力して音符の発生
数をカウントし、一定数カウントするとパルスを間引く
ように間引き回路７８に指示するものであり、フリップ
フロップ１０６〜１１０にて構成されるカウンタ１０４
からなるものである。　　この他、これらの主要回路間
にゲート群も設けられているが、これらの詳細は動作と
共だ説明する。

次に第６図に示すタイムチャートを用いて音符長を設定
する場合の動作を説明する。

前述したようにメロディ音発生状態になると、信号Ａ２
７ｉｄＬレベルになり、これにより最小音符長カウンタ
７４のカウンタ８０はリセットが解除されてクロック信
号０３により即座に動作を開始する。　　このカウンタ
８０が作動し、フリップフロップ８６．８８．９０の出
力信号Ａ２、Ａ３、Ａ４がすべてＨレベルになる一瞬毎
にナントゲート９２の出力信号Ａ５にパルスが発生する
。

この信号Ａ５は、間引き回路７８内のフリツプフコツプ
９乙に印加され、クロック信号ダ１のタイミングでその
出力信号Ａ１６にパルスとして発生する。　　この信号
Ａ　ｌ　ｅに発生したパルスは、アンドゲート９８の出
力信号Ａ２４に発生して音符長を他の回路に指示する。

このアンドゲート９８は、メロディ発生状態になり信号
Ａ１がＨレベルになると、インバータ１１２を介して反
転された信号とフリップフロップ１００のＬレベルの出
力信号Ａ２０とを入力するノアゲ−１−１０２からのＨ
レベルの信号Ａ２２により開状態になっている。

また、間引き回路７８内のフリップフロップ９乙の出力
信号Ａ１６は、信号ＡＩがＨレベルになると開状態にな
るアンドゲート１１４に印加され、その出力信号ＡＩ７
に発生し、さらにその信号Ａ　Ｉ　７はオアゲート１１
６に印加されてその出力信号Ａ１２に発生する。

この信号Ａ１２に発生したパルスはオアゲート９４を介
して信号Ａ１３に発生して、カウンタ８０をリセットし
、さらにアンドゲート１１８に印加される。　　このア
ンドゲート１１８は、信号Ａ１とフリ、ツブフロップ１
００のｑ出力からの信号Ａ２１とを入力しているのでメ
ロディ音発生状態になると開状態になる。

従って、信号Ａ１３に発生したパルスはアンドゲート１
１８の出力に発生し、さらにオアゲート１２０の出力信
号Ａ７に発生する。

この信号Ａ７に発生したパルスにより音符発生数カウン
タ７６内のカウンタ１０４はカウントを進め、４つ目の
パルスを入力するとその出力信号Ａ１８がＨレベルにな
る。

この４つ目のパルスは、本実施例におけるメロディの２
分音符に相当するものであり、信号ＡＩ８がＨレベルに
なると間引き回路７日内の７リツプフロツブ１００の出
力信号Ａ　２０が■（レベルになり、ノアゲー）１０２
の出力信号Ａ２２がＬレベルになる。

このためアンドゲート９８は閉状態になり、信号Ａ１８
に５♀玲目のパルスが発生してもこのパルスの通過を阻
止する。

次にこの信号Ａ１６に発生した５番目のパルスは、信号
Ａ　２０がＨレベルになったことにより開状態になった
アンドゲート１２２の出力信号Ａ２３に発生する。

この信号Ａ　２３は、信号Ａ１により開状態になってい
るアンドゲート１２４の出力に発生し、オアゲート１２
６を介してカウンタ１０４をリセットする。　　これに
より、信号ＡＩ８はＬレベルになり、フリップフロップ
１００の出力信号Ａ２０は再びＬレベルに戻り、ノアゲ
ート１０２の出力信号Ａ　２２もＨレベルになってアン
ドゲート９８が開状態になり、メロディに応じて繰り返
えされる。　　このように、本実施例におけるメロディ
の２分音符に相当する４番目のパルスが信号ＡＩ６に発
生すると、次の５番目のパルスを間引いて、さらに次の
６番目のパルスと４番目のパルスとの間を他のパルスの
発生間隔の倍広げることにより、２分音符の長さに対応
するパルス発生間隔を作り出している。

次に第７図に示すタイムチャートを用いてメロディ音発
生後の時打動作について説明する。

正時の場合、前述したように音符長を示す信号Ａ　２４
が出力されメロディが終了すると、信号ＡＩはＬレベル
になり、インバータ１１２を介してフリップフロップ１
００はリセットされ、ノアゲート１０２を介してアンド
ゲート９８は閉状態に保たれる。

このときにも最小音符長カウンタ７４のカウンタ８０は
作動しており、信号Ａ２、Ａ３、Ａ４がＨレベルになる
と、信号ＡＩがＬレベルになると開状態になるアンドゲ
ート１２８及びオアゲート１２０を介してカウンタ１０
４のフリップフロップ１０６にＨレベルの信号Ａ７が印
加される。

これにより、信号Ａ８はＨレベルになり、ナントゲート
１３０にはＨレベルの信号Ａ２、Ａ３、Ａ４、Ａ８及び
時打ち時にＨレベルになる信号Ｂ８が印加され、ナント
ゲート１３０の出力信号Ａ９にノくルスが発生する。

この信号Ａ９はフリップフロップ１３２に印加され、ク
ロック信号Ｏ１のタイミングで出力信号ＡＩＯにパルス
を発生させる。

この信号ＡＩＯに発生した。Ｓルスは、信号Ａ１がＬレ
ベルになると開状態になるアンドゲート１３４の出力信
号Ａｌｌに発生し、さらにオアゲート１１６及び９４を
介して信号Ａ１３に発生する。

これにより、カウンタ８０はリセットされ、開状態のア
ンドゲート１６６の出力信号Ａ　Ｉ　４にパルスが発生
する。

この信号ＡＩ４のパルスは、オアゲート１２６の出力信
号Ａ１５に発生し、フリップフロップ１０６をリセット
する。

以後、上記動作を繰り返えすことにより時打ちが行なわ
れる。

この信号ＡＩＯのパルスは前述したように信号Ｂ８がＬ
レベルになると停止する。

第８図は時打ちが終了したときのタイムチャートである
。

上記のように信号ＡＩＯにパルスが発生しなくなると、
カウンタ８０及び１０４はリセットされず、カウンタ１
０４の出力信号Ａ８、Ａ１８が同時にＨレベルになり、
ナントゲート１３８に印加される。、　　　このナント
ゲート１３８にはインバータ１１２により反転された信
号Ａ１が印加されているため、信号Ａ８、ＡＩＯがＨレ
ベルになると、出力信号Ａ　Ｉ　９にパルスが発生する
。

この信号Ａ１９はフリップフロップ１４０に印加され、
クロック信刊０１のタイミングで信号Ａ２Ｇにパルスが
発生する。

この信号Ａ２６に発生したパルスはオアゲート９４、ア
ンドゲート１６６、オアゲート１２６を介してカウンタ
８０．１０４をリセットして終了する。

本実施例ではＲＯＭ３８とアドレスカウンタ３４とで音
階信号発生回路を構成したが、間引き回路７８の出力を
そのま捷音階信号に変換するデコーダを用いても良い。

（ｆ）発明の効果 本発明によれば、回路の規模を必要最小限に縮小するこ
とにより量産性を向上させ、さらにコストを低下させる
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図及び第３図
は第１図に示す回路のタイムチャート、第４図は本発明
が対象としているメロディの一例を示す図、第５図は第
１図に示す音符長設定回路の詳細な回路図、第６図乃至
第８図は第５図に示す回路のタイムチャートである。 ２・・・発振器、４・・・分周器、１４・・・１５分カ
ウンタ、２０・・・正時接点、′５０・・・音符長設定
回路、６４・・・アドレスカウンタ、６８・・・ＲＯＭ
。 ４０・・・音発生回路、７４・・・最小音符長カウンタ
、７６・・・音符発生数カウンタ、７８・・・間引き回
路。

Claims (1)

1. 【特許請求の範囲】 発振器と； 前記発振器の出力により最も短い音符の長さを設定する
   最小音符長カウンタと； 前記最小音符長カウンタの桁上げ出力をカウントする音
   符発生数カウンタと； 前記音符発生数カウンタのカウント数が一定数になつた
   ときに前記最小音符カウンタの桁上げ出力を阻止する間
   引き回路と； 構成する音符の種類が一定の組合わせを有し、該組み合
   わせが繰り返されるメロデイを構成する複数種の音階を
   前記間引き回路の桁上げ出力が入力される毎に順次出力
   する音階信号発生回路と；前記記憶回路から読み出され
   た音階データにより所望の音階音を発生する音発生回路
   と； を有するメロデイ音発生装置。