JPS6129573B2 - - Google Patents
Info
- Publication number
- JPS6129573B2 JPS6129573B2 JP55041035A JP4103580A JPS6129573B2 JP S6129573 B2 JPS6129573 B2 JP S6129573B2 JP 55041035 A JP55041035 A JP 55041035A JP 4103580 A JP4103580 A JP 4103580A JP S6129573 B2 JPS6129573 B2 JP S6129573B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- collector
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
本発明は増幅器に関し、特にバイポーラトラン
ジスタを用いた増幅器に関するものである。 増幅器においては低歪率特性を有することが要
求されるが、そのために負帰還を施して歪を抑圧
する方法が広く用いられている。しかしながら負
帰還による増幅度の低下は避けられず、よつて所
望の増幅度を得るには多くの増幅素子が必要とな
るばかりか、増幅回路全体の安定度が悪くなつて
発振を呈する危険性も存在する。 特に増幅素子であるトランジスタにおいては、
その入出力特性が非直線性を示すために、この非
直線性を改善すべく大電流を流したり負帰還を施
したりしているが、いずれも好ましいものではな
く、特に負帰還による解決法は上述の欠点をその
まま有することになる。 本発明の目的は負帰還を施すことなく増幅用ト
ランジスタの非直線歪を改善し得る簡単な構成の
増幅回路を提供することである。 本発明の増幅回路は、入力信号がベースに印加
された増幅用トランジスタのベース・エミツタ間
電圧を別に設けたダイオード等のPN接合素子の
順方向電圧により打消して補償するようにしたも
のであつて、その特徴とするところは、増幅用ト
ランジスタのエミツタに一端が接続されたインピ
ーダンス素子と、このインピーダンス素子の他端
と基準電位点との間においてトランジスタに流れ
る電流方向に対して高インピーダンスを呈するよ
うに接続されたPN接合素子と、このPN接合素子
とトランジスタに一定比の電流を供給する手段と
を含み、このトランジスタ又は（及び）PN接合
素子に流れる電流の変化に応じて出力を得るよう
にしたことにある。 以下本発明を図面を参照しつつ説明する。 第１図は本発明の一実施例の回路図であり、ベ
ースに入力信号ＶINが印加されたNPNトランジ
スタQ1のエミツタにはエミツタ抵抗ＲEが接続さ
れており、この抵抗ＲEと基準電位である接地点
との間にはダイオードD1が設けられている。こ
のダイオードD1は図の如くトランジスタQ1に流
れる電流１の方向に対しては高インピーダンス
を呈してこの電流１の流入を阻止するような極
性に接続されている。 これらトランジスタQ1及びダイオードD1へ一
定比の電流１及び４（I1／４＝1/α，αは
一定）を供する例えばカレントミラー回路１，２
が設けられている。カレントミラー回路１は互い
にベースが共通接続されたPNPトランジスタ
Q2，Q3及びQ4と各エミツタ抵抗R1，R2及びR3と
からなり、トランジスタQ2はベースとコレクタ
が共通接続されたダイオード構成となつており、
抵抗R1〜R3の選定により各トランジスタQ2〜Q3
の出力電流１，２及び３の比が所望に選定
され得るものである。トランジスタQ2の出力電
流がトランジスタQ1の供給電流１となつてお
り、またトランジスタQ4の出力電流３が出力
負荷抵抗ＲLの供給源となつている。 カレントミラー回路２は、互いにベースが共通
接続されたNPNトランジスタQ5，Q6及びQ7と各
エミツタ抵抗R4，R5及びR6とからなり、トラン
ジスタQ7がダイオード構成となつて抵抗R4〜R6
の選定により各トランジスタQ5〜Q7の出力電流
が所望に選定されている。尚、本例においてはト
ランジスタQ5，Q6のコレクタ出力は互いに共通
接続されてダイオードD1とエミツタ抵抗ＲEとの
共通接続点へ接続され、電流１と４との和の
電流５＝１＋４を吸込む構成である。そし
てトランジスタQ7のコレクタ出力と先のミラー
回路１のトランジスタQ3のコレクタ出力とが共
通接続されて、両ミラー回路１，２の電流値を関
連づけている。そして例えば各抵抗R1〜R6をす
べて等しい値に選定することによつて、１＝
２＝３（α＝１）及び′５＝２４となるよ
うに電流値が定められている。 かかる構成において、ダイオードD1と抵抗ＲE
との接続点の電位をVaとして、ダイオードD1の
順方向電圧をＶBE2及びトランジスタQ1のベー
ス・エミツタ間電圧をＶBE1とすることにより下
式が成立する。 １＝（ＶIN−ＶBE1−Va）／ＲE ……(1) ここにVa＝−ＶBE2であるから(1)式は次式とな
る。 １＝（ＶIN−ＶBE1＋ＶBE2）／ＲE ……(2) 従つて、出力ＶOUTは次式で表わされる。 ＶOUT＝3RL＝1RL ＝ＲＬ／ＲＥ｛ＶIN−（ＶBE1−ＶBE2）｝……(3
) ここで、トランジスタやダイオートのPN接合
の電圧ＶBEと電流との関係は一般に次式で表わ
される。 ＶBE≒ｋＴ／ｑln／S ……(4) ここにｋはボルツマン定数、Ｔは接合部温度、
ｑは電子電荷、Sは逆方向飽和電流を夫々示
す。従つて、トランジスタQ1及びダイオードD1
の接合部温度をT1，T2としまた飽和電流をS
１，S2とすると夫々次式が成立する。
ジスタを用いた増幅器に関するものである。 増幅器においては低歪率特性を有することが要
求されるが、そのために負帰還を施して歪を抑圧
する方法が広く用いられている。しかしながら負
帰還による増幅度の低下は避けられず、よつて所
望の増幅度を得るには多くの増幅素子が必要とな
るばかりか、増幅回路全体の安定度が悪くなつて
発振を呈する危険性も存在する。 特に増幅素子であるトランジスタにおいては、
その入出力特性が非直線性を示すために、この非
直線性を改善すべく大電流を流したり負帰還を施
したりしているが、いずれも好ましいものではな
く、特に負帰還による解決法は上述の欠点をその
まま有することになる。 本発明の目的は負帰還を施すことなく増幅用ト
ランジスタの非直線歪を改善し得る簡単な構成の
増幅回路を提供することである。 本発明の増幅回路は、入力信号がベースに印加
された増幅用トランジスタのベース・エミツタ間
電圧を別に設けたダイオード等のPN接合素子の
順方向電圧により打消して補償するようにしたも
のであつて、その特徴とするところは、増幅用ト
ランジスタのエミツタに一端が接続されたインピ
ーダンス素子と、このインピーダンス素子の他端
と基準電位点との間においてトランジスタに流れ
る電流方向に対して高インピーダンスを呈するよ
うに接続されたPN接合素子と、このPN接合素子
とトランジスタに一定比の電流を供給する手段と
を含み、このトランジスタ又は（及び）PN接合
素子に流れる電流の変化に応じて出力を得るよう
にしたことにある。 以下本発明を図面を参照しつつ説明する。 第１図は本発明の一実施例の回路図であり、ベ
ースに入力信号ＶINが印加されたNPNトランジ
スタQ1のエミツタにはエミツタ抵抗ＲEが接続さ
れており、この抵抗ＲEと基準電位である接地点
との間にはダイオードD1が設けられている。こ
のダイオードD1は図の如くトランジスタQ1に流
れる電流１の方向に対しては高インピーダンス
を呈してこの電流１の流入を阻止するような極
性に接続されている。 これらトランジスタQ1及びダイオードD1へ一
定比の電流１及び４（I1／４＝1/α，αは
一定）を供する例えばカレントミラー回路１，２
が設けられている。カレントミラー回路１は互い
にベースが共通接続されたPNPトランジスタ
Q2，Q3及びQ4と各エミツタ抵抗R1，R2及びR3と
からなり、トランジスタQ2はベースとコレクタ
が共通接続されたダイオード構成となつており、
抵抗R1〜R3の選定により各トランジスタQ2〜Q3
の出力電流１，２及び３の比が所望に選定
され得るものである。トランジスタQ2の出力電
流がトランジスタQ1の供給電流１となつてお
り、またトランジスタQ4の出力電流３が出力
負荷抵抗ＲLの供給源となつている。 カレントミラー回路２は、互いにベースが共通
接続されたNPNトランジスタQ5，Q6及びQ7と各
エミツタ抵抗R4，R5及びR6とからなり、トラン
ジスタQ7がダイオード構成となつて抵抗R4〜R6
の選定により各トランジスタQ5〜Q7の出力電流
が所望に選定されている。尚、本例においてはト
ランジスタQ5，Q6のコレクタ出力は互いに共通
接続されてダイオードD1とエミツタ抵抗ＲEとの
共通接続点へ接続され、電流１と４との和の
電流５＝１＋４を吸込む構成である。そし
てトランジスタQ7のコレクタ出力と先のミラー
回路１のトランジスタQ3のコレクタ出力とが共
通接続されて、両ミラー回路１，２の電流値を関
連づけている。そして例えば各抵抗R1〜R6をす
べて等しい値に選定することによつて、１＝
２＝３（α＝１）及び′５＝２４となるよ
うに電流値が定められている。 かかる構成において、ダイオードD1と抵抗ＲE
との接続点の電位をVaとして、ダイオードD1の
順方向電圧をＶBE2及びトランジスタQ1のベー
ス・エミツタ間電圧をＶBE1とすることにより下
式が成立する。 １＝（ＶIN−ＶBE1−Va）／ＲE ……(1) ここにVa＝−ＶBE2であるから(1)式は次式とな
る。 １＝（ＶIN−ＶBE1＋ＶBE2）／ＲE ……(2) 従つて、出力ＶOUTは次式で表わされる。 ＶOUT＝3RL＝1RL ＝ＲＬ／ＲＥ｛ＶIN−（ＶBE1−ＶBE2）｝……(3
) ここで、トランジスタやダイオートのPN接合
の電圧ＶBEと電流との関係は一般に次式で表わ
される。 ＶBE≒ｋＴ／ｑln／S ……(4) ここにｋはボルツマン定数、Ｔは接合部温度、
ｑは電子電荷、Sは逆方向飽和電流を夫々示
す。従つて、トランジスタQ1及びダイオードD1
の接合部温度をT1，T2としまた飽和電流をS
１，S2とすると夫々次式が成立する。
【表】
〓…………………(5)
kT２
kT２
Claims (1)
- １ ベースに入力信号が印加された第１トランジ
スタと、前記第１トランジスタのエミツタに一端
が接続されたインピーダンス素子と、前記第１ト
ランジスタと同一導電型でありかつ前記インピー
ダンス素子の他端及び基準電位点にエミツタ及び
ベースがそれぞれ接続されると共にコレクタに前
記インピーダンス素子と同等の素子を介して電源
が供給された第２トランジスタと、前記第１トラ
ンジスタのコレクタ・エミツタ間に流れる第１電
流と一定比の関係にある第２及び第３電流を発生
する第１カレントミラー回路と、前記第２電流に
基づいて前記第１及び第２トランジスタのコレク
タ・エミツタ間に電流を供給して前記第１電流及
び前記第２トランジスタのコレクタ・エミツタ間
に流れる第４電流の和を前記第２電流と一定比の
関係にある電流にする第２カレントミラー回路と
を含み、前記第３電流の変化に応じて出力を導出
するようにした増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4103580A JPS56137716A (en) | 1980-03-28 | 1980-03-28 | Amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4103580A JPS56137716A (en) | 1980-03-28 | 1980-03-28 | Amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56137716A JPS56137716A (en) | 1981-10-27 |
| JPS6129573B2 true JPS6129573B2 (ja) | 1986-07-08 |
Family
ID=12597136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4103580A Granted JPS56137716A (en) | 1980-03-28 | 1980-03-28 | Amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56137716A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5334941U (ja) * | 1976-09-01 | 1978-03-27 |
-
1980
- 1980-03-28 JP JP4103580A patent/JPS56137716A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56137716A (en) | 1981-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119170B2 (ja) | ||
| JPS6148168B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| US4420725A (en) | Wide-bandwidth low-distortion amplifier | |
| JPS6126846B2 (ja) | ||
| JPS6123689B2 (ja) | ||
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JPH0730336A (ja) | コンバータ | |
| KR830001483Y1 (ko) | 증폭기 | |
| JPS6141293Y2 (ja) | ||
| KR840001120B1 (ko) | 증폭기 | |
| JPS6130448B2 (ja) | ||
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JPS5816206B2 (ja) | 定電流回路 | |
| JPS6224973Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS6340901Y2 (ja) | ||
| JPS5941622Y2 (ja) | トランジスタ増幅器 | |
| JPS6224972Y2 (ja) | ||
| JPS63157215A (ja) | 電流ミラー回路 | |
| JPS6130767B2 (ja) | ||
| JPS5838648Y2 (ja) | 増幅器 | |
| JPH0115220Y2 (ja) | ||
| JPS6123691B2 (ja) |