JPS5941622Y2 - トランジスタ増幅器 - Google Patents
トランジスタ増幅器Info
- Publication number
- JPS5941622Y2 JPS5941622Y2 JP9707677U JP9707677U JPS5941622Y2 JP S5941622 Y2 JPS5941622 Y2 JP S5941622Y2 JP 9707677 U JP9707677 U JP 9707677U JP 9707677 U JP9707677 U JP 9707677U JP S5941622 Y2 JPS5941622 Y2 JP S5941622Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- pair
- idle current
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は電力用トランジスタ増幅器の終段トランジスタ
のアイドル電流を安定に設計する事ができる様にしたト
ランジスタ増幅器の改良に関する。
のアイドル電流を安定に設計する事ができる様にしたト
ランジスタ増幅器の改良に関する。
従来、最終段トランジスタのアイドル電流調整回路を有
する５ＥＰＰ電力増幅器は第１図で示される如き回路構
成を有している。
する５ＥＰＰ電力増幅器は第１図で示される如き回路構
成を有している。
即ち、初段がトランジスタＱｌ 、Ｑ２の差動増幅器よ
り成り、エミッタ共通抵抗島を介して、共にトランジス
タＱｌ −Ｑ２のエミッタが接続さ札トランジスタＱｌ
のベースはベースバイアス抵抗Ｒ１によりバイアスされ
ると共に、入力カップリングコンデンサＣ１を介して入
力端に接続される。
り成り、エミッタ共通抵抗島を介して、共にトランジス
タＱｌ −Ｑ２のエミッタが接続さ札トランジスタＱｌ
のベースはベースバイアス抵抗Ｒ１によりバイアスされ
ると共に、入力カップリングコンデンサＣ１を介して入
力端に接続される。
そしてトランジスタＱのコレクタに接続された負荷抵抗
Ｒ３より次段のプリドライブ用トランジスタｑのベース
に伝達される信号が得ら札最終出力トランジスタＱ４．
Ｑ５により５ＥＰＰ回路を構成し、エミッタ保護抵抗Ｒ
５，Ｒ６の共通接続点より出力が得ら札スピーカ等の負
荷が接続されると共に、帰還抵抗Ｒ７を介してトランジ
スタＱ２のベースに負帰還される。
Ｒ３より次段のプリドライブ用トランジスタｑのベース
に伝達される信号が得ら札最終出力トランジスタＱ４．
Ｑ５により５ＥＰＰ回路を構成し、エミッタ保護抵抗Ｒ
５，Ｒ６の共通接続点より出力が得ら札スピーカ等の負
荷が接続されると共に、帰還抵抗Ｒ７を介してトランジ
スタＱ２のベースに負帰還される。
そしてトランジスタＱ２のベースに接続された負帰還抵
抗央と抵抗Ｒ６との比により一般にその電力増幅器のゲ
インは決定される。
抗央と抵抗Ｒ６との比により一般にその電力増幅器のゲ
インは決定される。
又、抵抗島及びダイオードＤ１ｐ Ｉ）２及び可変抵抗
ＶＲの直列接続回路はトランジスタＱ３の負荷抵抗であ
ると共に、トランジスタＱ４ 、Ｑｓのバイアス回路を
も構成する。
ＶＲの直列接続回路はトランジスタＱ３の負荷抵抗であ
ると共に、トランジスタＱ４ 、Ｑｓのバイアス回路を
も構成する。
そして両トランジスタＱ４ｔＱ５のバイアス電流は可変
抵抗ＶＲを調整する事により変化できる。
抵抗ＶＲを調整する事により変化できる。
一般にトランジスタのベース・エミッタ間電圧ＶＢＥは
温度係数を有している為周囲温度やトランジスタ自身の
発熱によりその動作点が変化し、アイドル電流も変動す
る。
温度係数を有している為周囲温度やトランジスタ自身の
発熱によりその動作点が変化し、アイドル電流も変動す
る。
そこで第１図の様な回路では、ダイオードＤｌ ｓ Ｄ
２の特性をトランジスタＱ４ 、ＱｓのＶＢＥ特性に一
致させ、しかも両者を熱的に結合させる事によりアイド
ル電流が温度に関係なく一定となる様にし、その絶対値
の調整を可変抵抗ＶＲの調整により行なう。
２の特性をトランジスタＱ４ 、ＱｓのＶＢＥ特性に一
致させ、しかも両者を熱的に結合させる事によりアイド
ル電流が温度に関係なく一定となる様にし、その絶対値
の調整を可変抵抗ＶＲの調整により行なう。
この様な回路構成によりアイドル電流を調整する方法は
、トランジスタＱ４や％の電流増幅率やダイオードＤＢ
ｅ Ｄ２の立上り特性にバラツキがある為、はとんど
可変抵抗ＶＲを必要とし、はとんど一台、−会心らずこ
の可変抵抗ＶＲの調整を要している。
、トランジスタＱ４や％の電流増幅率やダイオードＤＢ
ｅ Ｄ２の立上り特性にバラツキがある為、はとんど
可変抵抗ＶＲを必要とし、はとんど一台、−会心らずこ
の可変抵抗ＶＲの調整を要している。
そこで本考案は上述した欠点を除去すべくなされたもの
で、アイドル電流を検出して信号系と共にアイドル電流
をも含めた形で負帰還ループを形成する事によりアイド
ル電流調整用可変抵抗を必要としないトランジスタ増幅
器を提供する事を目的とする。
で、アイドル電流を検出して信号系と共にアイドル電流
をも含めた形で負帰還ループを形成する事によりアイド
ル電流調整用可変抵抗を必要としないトランジスタ増幅
器を提供する事を目的とする。
以下、本考案の一実施例を図面と共に詳細に説明する。
第２図において、二組の差動アンプを構成するトランジ
スタＱＩＯ？ ＱｌｌとＱ１２．Ｑ１５は互に異導電型
トランジスタにより構成さ札 トランジスタＱＩＯｔ
Ｑｔｔにより構成される差動増幅器はエミッタ共通抵抗
Ｒ１□を介して負電源−Ｂに接続され、トランジスタＱ
１ｏのベースは基準電源Ｅ１、バイアス抵抗ＲＩＧを介
してバイアスされると共にコンデンサＣｔＯを介して入
力より信号が印加される。
スタＱＩＯ？ ＱｌｌとＱ１２．Ｑ１５は互に異導電型
トランジスタにより構成さ札 トランジスタＱＩＯｔ
Ｑｔｔにより構成される差動増幅器はエミッタ共通抵抗
Ｒ１□を介して負電源−Ｂに接続され、トランジスタＱ
１ｏのベースは基準電源Ｅ１、バイアス抵抗ＲＩＧを介
してバイアスされると共にコンデンサＣｔＯを介して入
力より信号が印加される。
トランジスタＱＩＧの負荷抵抗Ｒ１３より得られた信号
出力は次段のトランジスタＱ１４のベースに印加され、
その負荷抵抗Ｒ１６より得られた信号出力は最終トラン
ジスタＱ１５のベースに印加され、そのトランジスタＱ
１５のアイドル電流Ｉ。
出力は次段のトランジスタＱ１４のベースに印加され、
その負荷抵抗Ｒ１６より得られた信号出力は最終トラン
ジスタＱ１５のベースに印加され、そのトランジスタＱ
１５のアイドル電流Ｉ。
はエミッタ抵抗Ｒ１７の両端電圧により検出される。
そして負帰還抵抗Ｒ１９ｊ Ｒ２１とコンデンサＣ１２
により交流信号は負帰還される。
により交流信号は負帰還される。
かくの如きトランジスタＱｌｏ ？ Ｑｔｔ ｔ Ｑ１
４ ｔ Ｑ１６及び上記した抵抗、コンデンサの接続回
路に対し、アースを中心に対称でコンプリメンタリ−接
続された同様な回路接続がある。
４ ｔ Ｑ１６及び上記した抵抗、コンデンサの接続回
路に対し、アースを中心に対称でコンプリメンタリ−接
続された同様な回路接続がある。
即ち、トランジスタＱＩＯ９ＱｌｌはトランジスタＱ１
□、Ｑ１３とそれぞれに対応し、コンデンサＣｌ０Ｃ１
２はそれぞれＣ１ｌ ｅ Ｃ１３に対応し、基準電源Ｅ
１は基準電源Ｅ２と対応し、抵抗ＲＩＯｔ Ｒ１□。
□、Ｑ１３とそれぞれに対応し、コンデンサＣｌ０Ｃ１
２はそれぞれＣ１ｌ ｅ Ｃ１３に対応し、基準電源Ｅ
１は基準電源Ｅ２と対応し、抵抗ＲＩＯｔ Ｒ１□。
Ｒ１３ｖ Ｒ１６ｔ Ｒ１７ｔ Ｒｌｇ ｔ Ｒ２１は
それぞれＲ１、。
それぞれＲ１、。
Ｒ２３＊ Ｒｌｓ ｔ Ｒ４Ｂ 、 Ｒ２０、Ｒ２２と
対応し、正負の入力信号に対して前記した対称な回路を
それぞれ経由して伝送増幅される。
対応し、正負の入力信号に対して前記した対称な回路を
それぞれ経由して伝送増幅される。
かくの如き回路構成においてその動作を説明すると、コ
ンデンサＣ１□及びＣ１３によりこの負帰還回路は直流
に対しては全帰還となり、トランジスタＱＩＯのベース
電位とトランジスタＱ１５のエミッタ電位及びＱ１□の
ベース電位とトランジスタＱ１８のエミッタ電位が等し
くなろうと帰還動作が働らく。
ンデンサＣ１□及びＣ１３によりこの負帰還回路は直流
に対しては全帰還となり、トランジスタＱＩＯのベース
電位とトランジスタＱ１５のエミッタ電位及びＱ１□の
ベース電位とトランジスタＱ１８のエミッタ電位が等し
くなろうと帰還動作が働らく。
その結果トランジスタＱ１６のエミッタ電位は基準電源
Ｅ１に、またトランジスタＱ１７のエミッタ電位は基準
電源Ｅ２に等しくなる。
Ｅ１に、またトランジスタＱ１７のエミッタ電位は基準
電源Ｅ２に等しくなる。
即ち、Ｅ１＋Ｅ２−Ｉ。
（Ｒ１７＋Ｒ１８）となり、今基準電源Ｅ４ ＝ Ｒ２
＝ Ｅ ｘ及び抵抗Ｒ１７＝Ｒ４８＝＝Ｒｘとすればｌ
０＝Ｅｘ／Ｒｘとなる。
＝ Ｅ ｘ及び抵抗Ｒ１７＝Ｒ４８＝＝Ｒｘとすればｌ
０＝Ｅｘ／Ｒｘとなる。
この時５ＥＰＰ出力の直流電位は零となる。
一方交流に対しては一般の増幅器としては同様に動作す
るからその交流信号に対する利得は、Ｇ ｖ： （Ｒ１
９＋ Ｒ２１） ／ Ｒ２１ｐ（Ｒ１９＝ Ｒ２０・Ｒ
２１＝ Ｒ２２）よって基準電源Ｅ１．Ｅ２と抵抗Ｒ１
□、Ｒ１８を適宜に設定する事によりトランジスタの電
流増幅率等によるバラツキに影響される事のないアイド
ル電流が得られるから従来の様なアイドル電流調整用可
変抵抗を設ける必要はない。
るからその交流信号に対する利得は、Ｇ ｖ： （Ｒ１
９＋ Ｒ２１） ／ Ｒ２１ｐ（Ｒ１９＝ Ｒ２０・Ｒ
２１＝ Ｒ２２）よって基準電源Ｅ１．Ｅ２と抵抗Ｒ１
□、Ｒ１８を適宜に設定する事によりトランジスタの電
流増幅率等によるバラツキに影響される事のないアイド
ル電流が得られるから従来の様なアイドル電流調整用可
変抵抗を設ける必要はない。
第３図は本考案の別の一実施例を示す。
即ち、第２図に示した実施例では基準電源Ｅ１． Ｒ２
は初段差動増幅器の信号入力側に挿入したが、第３図は
基準電源Ｅ１′及びＥ２′を初段差動アンプの負帰還側
に挿入し、信号入力側は共通バイアス抵抗Ｒ３０を接続
した例を示す。
は初段差動増幅器の信号入力側に挿入したが、第３図は
基準電源Ｅ１′及びＥ２′を初段差動アンプの負帰還側
に挿入し、信号入力側は共通バイアス抵抗Ｒ３０を接続
した例を示す。
そして第２図で用いたコンデンサＣ１□及びＣ１３を取
りはずし、直流まで利得を持たせた直流増幅器とした場
合である。
りはずし、直流まで利得を持たせた直流増幅器とした場
合である。
この場合最終段トランジスタＱ１６ ｔ Ｑ１７のアイ
ドル電流は■。
ドル電流は■。
＝ Ｅ ｘ Ｘ Ｇ ｖ ／ Ｒｘとなる。ただしＧｖ
は直流域での利得である。
は直流域での利得である。
本実施例の場合には利得Ｇｖをパラメータとして用い可
変してもアイドル電流を調整する事ができる。
変してもアイドル電流を調整する事ができる。
以上、説明した様に本考案はトランジスタ増幅器の負帰
還を利用してアイドル電流を設定しているため、回路を
ディスクリート素子により構成しても温度によるアイド
ル電流の変動を押えることができ、トランジスタ等の素
子のバラツキによるアイドル電流の調整を必要としない
等５ＥＰＰ回路構成のパワーアンプに用いて特に大なる
効果を有する。
還を利用してアイドル電流を設定しているため、回路を
ディスクリート素子により構成しても温度によるアイド
ル電流の変動を押えることができ、トランジスタ等の素
子のバラツキによるアイドル電流の調整を必要としない
等５ＥＰＰ回路構成のパワーアンプに用いて特に大なる
効果を有する。
第１図は従来のアイドル電流調整回路を有するトランジ
スタ増幅器、第２図は本考案のトランジスタ増幅器、第
３図は本考案の他の実施例を示す。 Ｅｌ ｅ Ｒ２・・・・・基準電源。
スタ増幅器、第２図は本考案のトランジスタ増幅器、第
３図は本考案の他の実施例を示す。 Ｅｌ ｅ Ｒ２・・・・・基準電源。
Claims (1)
- 電力の入力を信号入力として共通とし、各々が異導電型
のトランジスタにより構成された２つの差動増幅器と、
該差動増幅器の出力がそれぞれ別別の増幅系を介して入
力される異導電型の一対のトランジスタから構成された
最終段の５ＥＰＰ回路と、該５ＥＰＰ回路のトランジス
タ間に接続され、該トランジスタのアイドル電流を検出
する一対の抵抗と、前記差動増幅器のバイアス電流を設
定する直流電圧源とを備え、前記一対の抵抗の接続点か
ら出力を得、かつ前記一対の抵抗によりそれぞれ検出し
たアイドル電流検出信号を前記差動増幅器の他方の入力
に別々に負帰還するようにしたことを特徴とするトラン
ジスタ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9707677U JPS5941622Y2 (ja) | 1977-07-22 | 1977-07-22 | トランジスタ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9707677U JPS5941622Y2 (ja) | 1977-07-22 | 1977-07-22 | トランジスタ増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5425049U JPS5425049U (ja) | 1979-02-19 |
| JPS5941622Y2 true JPS5941622Y2 (ja) | 1984-12-01 |
Family
ID=29031564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9707677U Expired JPS5941622Y2 (ja) | 1977-07-22 | 1977-07-22 | トランジスタ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5941622Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0628821Y2 (ja) * | 1984-05-11 | 1994-08-03 | オンキヨー株式会社 | 負帰還増幅回路 |
-
1977
- 1977-07-22 JP JP9707677U patent/JPS5941622Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5425049U (ja) | 1979-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3282039B2 (ja) | 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路 | |
| JPS6142965B2 (ja) | ||
| GB798523A (en) | Improvements relating to transistor amplifier circuits | |
| US3668541A (en) | Current compensator circuit | |
| JPS6284608A (ja) | 単一利得緩衝増幅器 | |
| JPH07509825A (ja) | 熱による歪みが小さい増幅段 | |
| JPH07129699A (ja) | 積分器 | |
| JPS5816206B2 (ja) | 定電流回路 | |
| JPH0332094Y2 (ja) | ||
| JP3082247B2 (ja) | 定電圧回路 | |
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JPH07101825B2 (ja) | 利得安定化差動増幅器 | |
| JPH066607Y2 (ja) | 利得制御回路 | |
| JPS63133707A (ja) | 差動増幅回路 | |
| JPS6325768Y2 (ja) | ||
| JPS5925484B2 (ja) | 電流ミラ−回路 | |
| JPH0115220Y2 (ja) | ||
| JPS6129573B2 (ja) | ||
| JPS6019372Y2 (ja) | 温度補償回路 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| KR960008145Y1 (ko) | 전류원 회로 | |
| JPS6123691B2 (ja) | ||
| JPH0332096Y2 (ja) |