JPS6129962A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS6129962A
JPS6129962A JP14968384A JP14968384A JPS6129962A JP S6129962 A JPS6129962 A JP S6129962A JP 14968384 A JP14968384 A JP 14968384A JP 14968384 A JP14968384 A JP 14968384A JP S6129962 A JPS6129962 A JP S6129962A
Authority
JP
Japan
Prior art keywords
input
connector
data
address
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14968384A
Other languages
English (en)
Inventor
Nobuhisa Oshiba
大柴 信久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP14968384A priority Critical patent/JPS6129962A/ja
Publication of JPS6129962A publication Critical patent/JPS6129962A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 長生分互 この発明は、情報処理装置に関し、特に入出力装置の接
続に関する。
丈米肢東 一般に、ワードプロセッサ、データプロセッサ等の各種
情報処理装置においては、複数の入出力装置をコンピュ
ータ・システムの信号線(バスerイン)に接続する必
要がある。
そこで、従来の情報処理装置においては、例えば、各入
出力装置毎に、各入出力装置のコネクタを接続するコネ
クタを備えた接続回路と、この接続回路とコンピュータ
・システムとの間に介在させた双方向性データバッファ
と、この双方向性データバッファのデータ転送を許可す
る予め入出力装置に割当てた固定のデバイスアドレスに
対応した固定アドレスを割当てたアドレスデコーダとを
備えている。
そして、例えば入力装置からのデータ入力があると接続
口°路がコンピュータ・システムに対して割込みを要求
し、これに対してコンピュータ・システムが接続された
入力装置のアドレスデータを各アドレスデコーダに出力
する。
それによって、アドレスデータが一致したアドレスデコ
ーダのみが双方向性データバッファによるデータ転送を
許可するのでデータ入力の要求を。
した入力装置とコンピュータ・システムとの間でのデー
タ転送が許可される。
このように、従来の情報処理装置においては、接続する
入出力装置とアドレスデコーダ、すなわちコネクタとを
一対一に対応させている。
そのため、各入出力装置を接続するコネクタが固定され
、予め定めたコネクタ以外のコネクタには接続できない
ので、誤接続を防止するために各入出力装置毎にコネク
タの形状を変える等しなければならないと共に、新たな
入出力装置を接続するときには、それに伴なって接続回
路、テコーダ等の回路を追加しなければならないという
不都合がある。
1−」回 この発明は上記の点に鑑みてなされたものであり、入出
力装置の接続を容易にすると共に、新規入出力装置の追
加に容易に対応できるようにすることを目的とする。
鼻−或 以下、この発明の構成を一実施例に基づいて説明する。
第1図は、この発明を実施した情報処理装置の一例を示
す外観斜視図である。
この情報処理装置においては、入出力装置としてのキー
ボード1.ディスプレイ2及びプリンタ乙には、コンピ
ュータ・システム等を内蔵したコンピュータ・ユニット
4に接続するためにケーブルla、2a、3aの先端に
コネクタcnl、cn2.cn3を夫々取付けである。
一方、コンピュータ・ユニット4には、入出力装置を接
続するためにその背面に設けたコネクタパネル5に同一
形状の5個のコネクタCNI〜CN5を取付けである。
そして、キーボード1は、コンピュータ・ユニット4の
コネクタCN3にそのコネクタcnlを装着して接続し
である。
また、ディスプレイ2は、コンピユーダニニット4のコ
ネクタCN4にそのコネクタcn2を装着して接続しで
ある。
さらに、プリンタ3は、コンピュータ・ユニット4のコ
ネクタCNIにそのコネクタcn3を装着して接続しで
ある。
第2図は、この情報処理装置の入出力装置接続部を示す
ブロック図である。
まず、コンピュータ・ユニット4のコネクタCN1〜C
N5 (以下[コネクタCNJで総称する)及び入出力
装置のコネクタcnl〜cn3 (以下「コネクタcn
Jで総称する)は、コネクタCNにコネクタcnを装着
したときに入出力装置に割当てたデバイスアドレスを示
すmビットのアト・レスデータADmを出力するように
構成しである。
つまり、第3図に示すようにコンピュータ・ユニット4
側のコネクタCNは、m数(ここでは3本)のアドレス
ラインALと、この各アドレスラインALをプルダウン
するための補助ラインSLと、信号(データ)ラインD
Lとを有する。
一方、入出力装置側のコネクタC,nは、コンピュータ
・ユニット4のコネクタCNに装着したときに、その入
出力装置に予め割岩てたデバイスアドレスに対応してコ
ネクタCNの所要のアドレスラインALとその補助ライ
ンSLとをショートするショートラインtlと、信号(
データ)ラインdlとを有する。
したがって、コンピュータ・ユニット4のコネクタCN
に入出力装置のコネクタcnを装着したとき、その入出
力装置のデバイスアドレスに対応したコネクタCNのア
ドレスラインALが補助ラインSLとショートされるの
で、コネクタCNのアドレスラインALから接続された
入出力装置のデバイスアドレスに対応するアドレスデー
タADmが出力される。
例えば第3図の例では3ビツトのアドレスデータA D
 mを出力するアドレスラインALの内のビットbo及
びビットb2に対応するアドレスラインALがコネクタ
cnのショートラインtlによって補助ラインSLとシ
ョートされるので、アドレスデータADmの各ビットb
o−b2は「010」になる。
第2図に戻って、コンピュータ・システム11は、CP
U、ROM、RAM、Ilo等からなり、この情報処理
装置全体を制御する。
接続制御回路(接続回路)12A〜12Eは。
夫々各コネクタCNI〜CN5の信号ラインDLと接続
され、入出力装置のコンピュータ・システム11のデー
タバスへの接続を制御する回路である。
双方向性データバッファ13A〜13Eは、夫々接続制
御回路12A〜12Eとコンピュータ・システム11の
データバスとの間に介在したコンピュータ・システム1
1と接続制御回路12A〜12E(入出力装置)との間
のデータ転送用バッファである。
アンド回路14A〜14Eは、夫々第4図に示すように
、m個(ここでは3個)のアンドゲートでコネクタCN
からのmビットのアドレスデータADmとコンピュータ
・システム11からのnビットのアドレスデータADn
の内のmピッ1〜のデータとが一致したときにのみゲー
ト回路15A〜ISEにそのnビットのアドレスデータ
の内のmビットのデータを出力すると共に、そのnビッ
トのアドレスデータADnの内のmピッ1−以外のデー
タはそのまま出力する。
ケ−ト15 A〜15 Eハ、夫々アント回w114A
〜14EからのnビットのアドレスデータADが入力さ
れたときにのみ双方向性データバッファ13A〜13E
を有効にしてデータ転送可能状態にする。
つまり、これ等の一対のアンド回路14A〜14Eとゲ
ート15A〜15Eとが、各々コンピュータ・システム
11からのアドレスデータとコネクタCNからのアドレ
スデータとに基づいてデータ転送の許否を決定する転送
許可手段を構成している。
次に、このように構成したこの実施例の作用について説
明する。
まず、キーボード1は、前述したようにそのコネクタc
nlをコンピュータ・ユニット4のコネクタCN3に接
続しである。
したがって、このときコネクタCN3からは。
キーボード1に予め割当てたデバイスアドレスに対応す
るアドレスデータADmが出力されてアント回路14G
に入力されている。
この状態の下で、キーボード1のキー操作をしてデータ
を入力すると、そのデータがコネクタcnl、CN3を
介して接続制御回路12Gに入力され、この接続制御回
路12Cからコンピュータ・システム11に対して割込
み要求信号が送出される。
それによって、コンピュータ・システム11は、その割
込み要求からいずれの入出力装置かを判別して、キーボ
ード1に対応するアドレスデータΔDnを出力する。
このとき、コネクタCNからのアドレスデータAI)m
とコンピュータ・システム11かI:)のアドレスデー
タADnの内のmビットとが一致するのは、アンド回路
14Cのみであるので、アンド回路14Gからアドレス
データADnが出力されてゲート15Cが開き、双方向
性データバッファ13Cのみが有効になり(データ転送
が許可され1、その他の双方向性データバッファはデー
タ転送が許可されない状態になる。
それによって、キーボード1からのデータがコンピュー
タ・システム11に入力される。
同様に、コネクタCNI、CN4からはプリンタ己、デ
ィスプレイ2のデバイスアドレスに対応するアドレスデ
ータがアンド回路14Al 140に入力されている。
したがって、コンピュータ・システム11からプリンタ
乙のアドレスに対応するアドレスデータA D nを出
力することによって、双方向性データバッファ13Aの
みが有効になってデータ転送を行なえ、またディスプレ
イ2のアドレスに対応するアドレスデータADnを出力
することによって、双方向性データバッファ13Cのみ
が有効になり。
データ転送を行なえる。
ここで、例えば第2図に破線で示すようにキーボード1
をコンピュータ・ユニット4のコネクタCN5に接続し
たとすると、コネクタCN5からはキーボード1のデバ
イスアドレスに対応したアドレスデータADmが出力さ
れてアンド回路14Eに入力される。
したかつて、コンピュータ・システム11がらキーボー
ド1のデバイスアドレスに対応するアドレスデータAD
nを出力したときには、双方向性データバッファ13E
のみがデータ転送を許可される。
このように、キーボード1等の入出力装置をいずれのコ
ネクタCNに接続しても正しくデータ転送を行なうこと
ができる。
また、新たな入出力装置を接続する場合でも、その入出
力装置のコネクタをコンピュータ・ユニット4のコネク
タCNに装着したときに、装着したCNからその入出力
装置のデバイスアドレスに対応するアドレスデータが出
力されるように形成すればよい。
このように、この情報処理装置においては、接続回路と
入出力装置とを接続し、接続した入出力装置に対応した
アドレスデータを出力するコネクタを設け、コンピュー
タ・システムからのアドレスデータとコネクタからのア
ドレスデータとに基づいてデータ転送の許否を決定する
ようにしている。
ツレによって、入出力装置とコネクタとの対応関係がフ
レキシブルになり、入出力装置をいずれのコネクタにも
接続することができるので、入出力装置の接続誤りとい
うことが生じない。
したがってまた、入出力装置の接続誤りを防止するため
に各入出力装置毎にコネクタの形状を変えるといったこ
とをする必要がなくなる。
また、コンピュータ・システムのプログラム側から見た
場合、各入出力装置(デバイス)には識別アドレス(ボ
ートアドレス)が割当てられており、これがテコードに
対応し、そのデコーダに与えられるアドレスはそれに接
続するコネクタに依存するため、プログラムの変更を要
しない。
したがって、プログラム側からは、ボートアドレスのみ
で制御することができ、接続される位置。
入出力装置(デバイス)の種類は無関係となり、新規デ
バイスを接続するときにも柔軟に対応することができる
。
なお、上記実施例では、情報処理装置のコンピュータ・
ユニットが5個のコネクタを有する場合について述べた
が、これに限るものでないことは勿論である。
また、コネクタによるアドレステ゛−夕を出力するため
の構成及びそのコネクタからのアドレスデータ及びコン
ピュータ・システムからのアドレスデータに基づくデー
タ転送の許否を決定する構成等も、上記実施例に限るも
のではない。
効果 以上説明したように、この発明によれば、入出力装置の
接続誤りが生じないと共に、入出力装置の新規追加への
対応が容易になる。
【図面の簡単な説明】
第1図は、この発明を実施した情報処理装置の一例を示
す外観斜視図、 第2図は、同じくその入出力装置接続部の一例を示すブ
ロック図、 第3図は、同じく第2図のコネクタの説明に供する説明
図、 第4図は、第2図のアンド回路の構成を示す回路図であ
る。 1・・・キーボード  2・・・ディスプレイ3・−・
プリンタ   4・・・コンピュータ・ユニット11・
・・コンピュータ・システム 12A〜12E・・・接続制御回路 13A〜13E・・・双方向性データバッファ14A〜
14E・・・アンド回路 15A〜15E・・・ゲート CNI〜CN5・・・コネクタ cnl=cn3・・・コネクタ

Claims (1)

    【特許請求の範囲】
  1. 1 入出力装置をコンピュータ・システムに接続する複
    数の接続回路を備えた情報処理装置において、前記接続
    回路と入出力装置とを接続し、接続した入出力装置に対
    応したアドレスデータを出力するコネクタと、前記コン
    ピュータ・システムからのアドレスデータと前記コネク
    タからのアドレスデータとに基づいてデータ転送の許否
    を決定する転送許可手段とを設けたことを特徴とする情
    報処理装置。
JP14968384A 1984-07-20 1984-07-20 情報処理装置 Pending JPS6129962A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14968384A JPS6129962A (ja) 1984-07-20 1984-07-20 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14968384A JPS6129962A (ja) 1984-07-20 1984-07-20 情報処理装置

Publications (1)

Publication Number Publication Date
JPS6129962A true JPS6129962A (ja) 1986-02-12

Family

ID=15480530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14968384A Pending JPS6129962A (ja) 1984-07-20 1984-07-20 情報処理装置

Country Status (1)

Country Link
JP (1) JPS6129962A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01279496A (ja) * 1988-04-30 1989-11-09 Kanto Seiki Co Ltd 不揮発性メモリの書換え方法及びその装置
JPH04191952A (ja) * 1990-11-26 1992-07-10 Fujitsu Ltd 機番設定方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01279496A (ja) * 1988-04-30 1989-11-09 Kanto Seiki Co Ltd 不揮発性メモリの書換え方法及びその装置
JPH04191952A (ja) * 1990-11-26 1992-07-10 Fujitsu Ltd 機番設定方式

Similar Documents

Publication Publication Date Title
US4633437A (en) Data processor having dynamic bus sizing
US5649128A (en) Multiple bus interface adapter for connection to a plurality of computer bus architectures
JPS5831431A (ja) インタ−フエ−ス回路
JPH05204820A (ja) マイクロプロセッサ、処理システム、およびバスインタフェース
JPS60181866A (ja) キ−デ−タエミユレ−シヨン方式
KR950000553B1 (ko) 확장 유닛이 접속가능한 컴퓨터 시스템의 버스제어 방법 및 장치
EP0331487B1 (en) Data transfer control system
US5247622A (en) Id processing dedicated scsi bus interface logic circuit
US5226124A (en) Communication interface between a radio control transmitter and a computer data bus
JPH07104795B2 (ja) エラ−検出方式
JPH06348378A (ja) レジスタ未使用ビット処理回路
JP2734992B2 (ja) 情報処理装置
US4841298A (en) Bit pattern conversion system
JP3086245B2 (ja) 他系アクセス指定装置
JP2940677B2 (ja) エレベータ制御装置
JP2829043B2 (ja) 転送ワード数決定方法及びその回路
JPH0573352A (ja) 情報処理装置
JPH05250310A (ja) データ処理装置
JPH0460260B2 (ja)
JP2893033B2 (ja) Dmaチャネル識別制御方式
US7757031B2 (en) Data transmission coordinating method and system
JPS62226359A (ja) 周辺モジユ−ルアクセス方式
JPS61166635A (ja) デ−タバス方式
JPH07117935B2 (ja) 割込み検出方式
KR19990058098A (ko) 다중 억세스를 위해 호환 가능한 소형 컴퓨터 시스템인터페이스 장치