JPS6130341Y2 - - Google Patents
Info
- Publication number
- JPS6130341Y2 JPS6130341Y2 JP14434077U JP14434077U JPS6130341Y2 JP S6130341 Y2 JPS6130341 Y2 JP S6130341Y2 JP 14434077 U JP14434077 U JP 14434077U JP 14434077 U JP14434077 U JP 14434077U JP S6130341 Y2 JPS6130341 Y2 JP S6130341Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- circuit
- output
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 24
- 238000010586 diagram Methods 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Description
【考案の詳細な説明】
この考案は特性の安定化を図つた単安定マルチ
バイブレータに関する。[Detailed Description of the Invention] This invention relates to a monostable multivibrator whose characteristics are stabilized.
従来、単安定マルチバイブレータは、第1図に
示すようにNANDゲート素子G等からなるゲート
回路2、抵抗RT及びコンデンサCTからなる微分
回路3、トランジスタQ1,Q2及び定電流源Sで
構成された差動増幅器等からなるインバータ回路
4で構成されている。この従来の単安定マルチバ
イブレータの作用を第4図により説明する。第4
図Aは入力端子1に印加される入力パルス波形
を、第4図BはNANDゲート素子Gの出力パルス
波形を、第4図CはトランジスタQ1のベース電
圧波形を、第4図DはトランジスタQ1のコレク
タ電圧波形を、第4図EはトランジスタQ4のエ
ミツタ電圧波形をそれぞれ示している。入力トリ
ガパルスが印加される前の安定状態では入力端子
1は高電位(たとえば5V)の電圧が供給されて
おり、トランジスタQ1のベースはトランジスタ
Q2のベースに対してトランジスタQ3のVBE(〓
0.6V)だけ低く、トランジスタQ1はオフ状態
に、トランジスタQ2はオン状態になつている。
したがつて出力端子5に高電位出力が発生し、ト
ランジスタQ4のエミツタも高電位(たとえば5V
−0.6V=4.4V)となつている。ここでトランジ
スタQ1のベース電圧はNANDゲート素子Gの出
力が反転して高電位(〓5V)になつても、トラ
ンジスタQ1のベース・コレクタ間が飽和しない
よう−5V以下に設定しておく。したがつてコン
デンサCTはその電極間電圧VCT(〓0V)−(トラ
ンジスタQ1のベース電圧)となるように充電さ
れている。また定電流源Sの電流は抵抗R2によ
る電圧降下が〓4.4Vになるように設定してあつ
てトランジスタQ4のエミツタ電位が負電位とな
らないようにしてある。 Conventionally, a monostable multivibrator has a gate circuit 2 consisting of a NAND gate element G, etc., a differentiating circuit 3 consisting of a resistor R T and a capacitor C T , transistors Q 1 , Q 2 and a constant current source S, as shown in Fig. 1. The inverter circuit 4 is composed of a differential amplifier and the like. The operation of this conventional monostable multivibrator will be explained with reference to FIG. Fourth
Figure A shows the input pulse waveform applied to input terminal 1, Figure 4B shows the output pulse waveform of NAND gate element G, Figure 4C shows the base voltage waveform of transistor Q1 , and Figure 4D shows the transistor FIG. 4E shows the collector voltage waveform of Q 1 and the emitter voltage waveform of transistor Q 4 . In a stable state before the input trigger pulse is applied, input terminal 1 is supplied with a high voltage potential (for example, 5V), and the base of transistor Q 1 is connected to the transistor
V BE of transistor Q 3 with respect to the base of Q 2 (〓
0.6V), transistor Q 1 is off and transistor Q 2 is on.
Therefore, a high potential output is generated at the output terminal 5, and the emitter of the transistor Q4 is also at a high potential (for example, 5V
-0.6V=4.4V). Here, the base voltage of transistor Q1 is set to -5V or less so that even if the output of NAND gate element G is reversed and becomes a high potential (5V), the base voltage of transistor Q1 will not be saturated. . Therefore, the capacitor C T is charged so that the voltage between its electrodes V CT (0V) - (base voltage of the transistor Q 1 ). Further, the current of the constant current source S is set so that the voltage drop across the resistor R2 is 4.4V, so that the emitter potential of the transistor Q4 does not become a negative potential.
つぎに入力端子1に第4図Aに示す如くトリガ
パルスが印加されると、NANDゲート素子Gの出
力は低電位(〓0V)から高電位(〓5V)に反転
し、トランジスタQ1はオン状態に、トランジス
タQ2はオフ状態に、トランジスタQ3はオフ状態
になり、トランジスタQ4のエミツタ電位は〓0V
となり、入力端子1が高電位状態に戻つても
NANDゲート素子Gの出力は高電位の、反転した
状態を維持する。NANDゲート素子Gの出力が反
転した瞬間よりコンデンサCTは充電が開始さ
れ、トランジスタQ1のベース電圧は時定数τ=
CT×RTにしたがつて第4図Cに示す如く下降し
始める。この下降によりトランジスタQ1のベー
ス電位がトランジスタQ2のベース電位より低下
したときトランジスタQ1はオフ状態に、トラン
ジスタQ2はオン状態になり、トランジスタQ4の
エミツタ電位は〓5Vになり、NANDゲート素子
Gの出力は〓0Vになつて、NANDゲート素子G
の出力はコンデンサCTを介してトランジスタQ1
のベースに正帰還されて安定状態に復帰する。 Next, when a trigger pulse is applied to the input terminal 1 as shown in FIG. state, transistor Q 2 is in the off state, transistor Q 3 is in the off state, and the emitter potential of transistor Q 4 is 〓0V
Therefore, even if input terminal 1 returns to the high potential state,
The output of the NAND gate element G remains at a high potential and in an inverted state. The capacitor C T starts charging from the moment the output of the NAND gate element G is reversed, and the base voltage of the transistor Q 1 is changed by the time constant τ=
As C T ×R T begins to fall as shown in FIG. 4C. When the base potential of transistor Q 1 becomes lower than the base potential of transistor Q 2 due to this drop, transistor Q 1 turns off, transistor Q 2 turns on, and the emitter potential of transistor Q 4 becomes 〓5V, resulting in NAND The output of the gate element G becomes 〓0V, and the output of the NAND gate element G
The output of transistor Q 1 is passed through capacitor C T
positive feedback to the base of the current and returns to a stable state.
したがつて出力端子5には時定数τに比例した
出力幅Tを有する出力パルスが得られる。 Therefore, an output pulse having an output width T proportional to the time constant τ is obtained at the output terminal 5.
一般にこのような単安定マルチバイブレータに
おいて、ゲート回路2及びインバータ回路4は、
スイツチ素子で構成されるために回路の電圧利得
は高くなる。また、非安定状態から安定状態への
復帰時間が短かくなければならない。そのため、
例えば第1図に示すような差動増幅器からなる非
飽和型インバータ回路を用いている単安定マルチ
バイブレータは、復帰時間を短かくするためにト
ランジスタQ2からなるバイアス回路がトランジ
スタQ1のベースに接続される。 Generally, in such a monostable multivibrator, the gate circuit 2 and the inverter circuit 4 are
Since it is composed of switch elements, the voltage gain of the circuit is high. Also, the time required to return from an unstable state to a stable state must be short. Therefore,
For example, in a monostable multivibrator that uses a non-saturated inverter circuit consisting of a differential amplifier as shown in Figure 1, a bias circuit consisting of transistor Q 2 is connected to the base of transistor Q 1 in order to shorten the recovery time. Connected.
前記した如く非安定時にコンデンサCTに充電
された電荷により、コンデンサCTの電極間電圧
VTは安定状態への復帰の直前でNANDゲート素
子の出力電圧変化分だけ増加した状態になつてい
る。安定状態への復帰時、NANDゲート素子の出
力が再び〓0VになつたときトランジスタQ3のエ
ミツタにはコンデンサCTを介してNANDゲート
素子Gの出力が変化した分だけ負方向に電圧が印
加されることになる。この結果トランジスタQ3
はオン状態になる。しかるにトランジスタQ3は
抵抗RTとともにエミツタホロワを構成しており
ほぼ定電圧源とみなせ、またNANDゲート素子G
もTTLを用いれば定電圧源とみなせるため、ト
ランジスタQ3のエミツタ電流によりコンデンサ
CTの電荷はきわめて短時間に放電し、コンデン
サCTの電荷量は安定状態時の電荷量になる。す
なわちトランジスタQ3によりコンデンサCTの電
荷量は短時間に安定状態の電荷量に戻すように作
用し、安定状態への復帰時は容量負荷を駆動して
ていることになる。 As mentioned above, due to the charge stored in the capacitor C T during the unstable period, the voltage V T between the electrodes of the capacitor C T increases by the amount of the change in the output voltage of the NAND gate element just before returning to the stable state. . When returning to a stable state, when the output of the NAND gate element becomes 0V again, a negative voltage is applied to the emitter of the transistor Q3 by the amount that the output of the NAND gate element G has changed via the capacitor CT . will be done. This results in transistor Q 3
turns on. However, the transistor Q3 constitutes an emitter follower with the resistor R T , and can be regarded as almost a constant voltage source, and the NAND gate element G
If TTL is used, it can be regarded as a constant voltage source, so the emitter current of transistor Q3 discharges the charge in capacitor C T in a very short time, and the amount of charge in capacitor C T becomes the amount of charge in a stable state. That is, the transistor Q3 acts to return the charge amount of the capacitor C T to the stable state charge amount in a short time, and when the stable state is returned, the capacitive load is being driven.
一方、コンデンサCTのリード線、配線導体は
集中定数としてのインダクタとして作用し、この
インダクタとコンデンサCTとは直列共振回路を
構成する。この直列共振回路はトランジスタQ3
からなるエミツタホロワ、すなわち定電圧源で終
端されることになるので所謂共振回路のQは高く
なる。これを高調波を多く含むNANDゲート素子
Gからの短形波出力で駆動することになるため、
コンデンサCTを流れる電流にはリンギングを発
生し易い。またトランジスタQ3はエミツタホロ
ワを構成しているがエミツタホロワは理想的定電
圧源でないため、トランジスタQ3がオフ状態か
らオン状態へ変化する過渡期にコンデンサCTを
流れるリンギング電流がトランジスタQ1のベー
スに流れ、安定状態へ復帰する時間が変動する。
したがつて安定なパルス幅Tを有する出力パルス
が得られないほか、出力パルスのローレベルには
リンギングが現われることになる。また、第1図
に示した如く高速動作のためにトランジスタを非
飽和で使用しているような場合には安定状態へ復
帰する過渡期に全素子が活性状態になる瞬間があ
り、正帰還をかけているため、全素子が活性状態
時に生じたリンギングが増幅される。上記の如
く、従来の単安定マルチバイブレータでは、各回
路の電圧利得が高いこと、復帰時容量負荷を駆動
しなければならないこと、正帰還動作すること等
から、動作が不安定となり、各部の信号波形にリ
ンギング等の不具合を発生する場合がある。第2
図A,Bはそれぞれリンギングを生じている場合
の出力端子5の出力波形及びトランジスタQのベ
ース電圧波形を示すものである。 On the other hand, the lead wire and wiring conductor of the capacitor CT act as an inductor as a lumped constant, and this inductor and the capacitor CT constitute a series resonant circuit. This series resonant circuit consists of transistor Q 3
Since it is terminated with an emitter follower consisting of a constant voltage source, the Q of the so-called resonant circuit becomes high. Since this is driven by the rectangular wave output from the NAND gate element G that contains many harmonics,
Ringing is likely to occur in the current flowing through the capacitor CT . Transistor Q 3 constitutes an emitter follower, but since emitter follower is not an ideal constant voltage source, the ringing current flowing through capacitor C T during the transition period when transistor Q 3 changes from off to on is the base of transistor Q 1 . The time it takes to return to a stable state varies.
Therefore, in addition to not being able to obtain an output pulse having a stable pulse width T, ringing appears at the low level of the output pulse. In addition, as shown in Figure 1, when transistors are used in non-saturation for high-speed operation, there is a moment when all elements become active during the transition period when returning to a stable state, causing positive feedback. Therefore, the ringing that occurs when all the elements are in the active state is amplified. As mentioned above, in conventional monostable multivibrators, the voltage gain of each circuit is high, the capacitive load must be driven at the time of recovery, and positive feedback operation is required, resulting in unstable operation and Problems such as ringing may occur in the waveform. Second
Figures A and B respectively show the output waveform of the output terminal 5 and the base voltage waveform of the transistor Q when ringing occurs.
このようなリンギングが発生した場合、入力端
子1に印加されるトリガパルスの繰返し周波数が
変わると出力端子5における出力パルスのパルス
幅が一定とならず変化してしまい、例えば、この
単安定マルチバイブレータをパルスカウント方式
FM検波回路に応用した場合には検波出力に歪を
発生してしまうことになる。 When such ringing occurs, if the repetition frequency of the trigger pulse applied to the input terminal 1 changes, the pulse width of the output pulse at the output terminal 5 will not be constant and will change. The pulse counting method
When applied to an FM detection circuit, distortion will occur in the detection output.
この考案は上記不具合を解決した単安定マルチ
バイブレータを提供することを目的とするもので
ある。 The purpose of this invention is to provide a monostable multivibrator that solves the above problems.
第2図はこの考案の一実施例を示す回路図であ
る。第3図において、第1図と同一な構成要素に
は同一符号を付けるものとすれば、第1図と異な
る点はコンデンサCTと直列に抵抗Rdを接続した
構成にある。 FIG. 2 is a circuit diagram showing an embodiment of this invention. In FIG. 3, the same components as in FIG. 1 are given the same reference numerals, and the difference from FIG. 1 lies in the configuration in which a resistor Rd is connected in series with a capacitor CT .
すなわち、第1図における動作の不安定さを取
り除くためには、復帰時に容量負荷のみの駆動を
することを避け、かつ高域の閉回路利得を下げれ
ば良いが、この考案では抵抗Rdを挿入するとい
う簡単な構成でこの2条件を満足させることがで
き、リンギングの発生を防止することができるも
のである。 In other words, in order to eliminate the instability of the operation shown in Figure 1, it is necessary to avoid driving only the capacitive load at the time of recovery and to lower the high-frequency closed circuit gain, but in this design, it is necessary to insert the resistor Rd. This simple configuration can satisfy these two conditions and prevent ringing from occurring.
すなわち、NANDゲート素子Gの出力端とコン
デンサCTとの間に抵抗Rdを挿入したことによ
り、コンデンサCT以降の回路の入力容量と抵抗
Rdとによりローパスフイルタを構成されて、高
域閉回路利得が低下し、同時にコンデンサCTと
リード線等のインダクタとから形成される共振回
路のQが低下して、リンギングの発生が防止され
る。また共振回路を構成するインダクタ分は非常
に小さいために抵抗Rdは低抵抗値のものでよ
く、抵抗RTに比して非常に小さい値でよいた
め、安定状態への復帰時間に殆んど影響を与える
ことはない。 In other words, by inserting a resistor Rd between the output terminal of the NAND gate element G and the capacitor C T , the input capacitance and resistance of the circuit after the capacitor C T are
Rd forms a low-pass filter, reducing the high-frequency closed circuit gain, and at the same time lowering the Q of the resonant circuit formed by the capacitor C T and an inductor such as a lead wire, thereby preventing the occurrence of ringing. . In addition, since the inductor component that makes up the resonant circuit is very small, the resistance Rd only needs to have a low resistance value, which is much smaller than the resistance R T. It has no effect.
なお、抵抗Rdの抵抗値は、抵抗RTの抵抗値及
びコンデンサCTの容量値で決まる時定数に影響
を与えない程度の値に選ぶ必要がある。この抵抗
値をあまり大きな値に選ぶと、非安定状態から安
定状態への瞬時復帰が困難となるからである。実
験による考察では、本考案による単安定マルチバ
イブレータをパルスカウント方式FM検波回路に
用いる場合には、復帰時間は出力パルス幅の数十
分の一以下でなければならないので、抵抗Rdの
抵抗値はこのことを考慮した値に選ぶものであ
る。 Note that the resistance value of the resistor Rd must be selected to a value that does not affect the time constant determined by the resistance value of the resistor R T and the capacitance value of the capacitor C T . This is because if this resistance value is chosen to be too large, instantaneous recovery from an unstable state to a stable state becomes difficult. According to experimental considerations, when the monostable multivibrator of the present invention is used in a pulse count type FM detection circuit, the recovery time must be less than a few tenths of the output pulse width, so the resistance value of the resistor Rd is The value should be selected taking this into consideration.
以上述べたように、この考案によれば微分回路
のコンデンサと直列に微小抵抗を挿入する簡単な
構成で、単安定マルチバイブレータの特性を安定
なものとし、リンギング等の不具合の発生を防止
できる。 As described above, according to this invention, the characteristics of a monostable multivibrator can be stabilized and problems such as ringing can be prevented with a simple configuration in which a minute resistor is inserted in series with the capacitor of the differentiating circuit.
第1図は従来の単安定マルチバイブレータの一
例の回路図、第2図は第1図の各部の信号波形
図、第3図はこの考案の一実施例を示す回路図、
第4図は第1図の作用説明に供する波形図であ
る。
2……ゲート回路、3……微分回路、4……イ
ンバータ回路、RT……第1の抵抗、CT……コン
デンサ、Rd……第2の抵抗。
Fig. 1 is a circuit diagram of an example of a conventional monostable multivibrator, Fig. 2 is a signal waveform diagram of each part of Fig. 1, and Fig. 3 is a circuit diagram showing an embodiment of this invention.
FIG. 4 is a waveform diagram for explaining the operation of FIG. 1. 2... Gate circuit, 3... Differential circuit, 4... Inverter circuit, R T ... First resistor, CT ... Capacitor, Rd... Second resistor.
Claims (1)
ト回路と、第1の抵抗およびコンデンサとからな
りかつ前記ゲート回路の出力が供給される微分回
路と、該微分回路の出力が供給されかつ出力を前
記ゲート回路の他方の入力とするインバータ回路
とからなる単安定マルチバイブレータにおいて、
前記第1の抵抗の抵抗値と前記コンデンサの容量
値で決定される時定数に影響を与えない程度の抵
抗値を有する第2の抵抗を前記コンデンサと直列
に接続したことを特徴とする単安定マルチバイブ
レータ。 a gate circuit to which a trigger signal is supplied as one input; a differentiating circuit comprising a first resistor and a capacitor and to which the output of the gate circuit is supplied; In a monostable multivibrator consisting of an inverter circuit as the other input of the circuit,
A monostable characterized in that a second resistor having a resistance value that does not affect the time constant determined by the resistance value of the first resistor and the capacitance value of the capacitor is connected in series with the capacitor. Multi vibrator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14434077U JPS6130341Y2 (en) | 1977-10-27 | 1977-10-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14434077U JPS6130341Y2 (en) | 1977-10-27 | 1977-10-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5470351U JPS5470351U (en) | 1979-05-18 |
| JPS6130341Y2 true JPS6130341Y2 (en) | 1986-09-05 |
Family
ID=29122861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14434077U Expired JPS6130341Y2 (en) | 1977-10-27 | 1977-10-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130341Y2 (en) |
-
1977
- 1977-10-27 JP JP14434077U patent/JPS6130341Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5470351U (en) | 1979-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2860407B2 (en) | Oscillator | |
| JPS6130341Y2 (en) | ||
| JP2707461B2 (en) | Waveform shaping circuit | |
| US3644757A (en) | Voltage and temperature stabilized multivibrator circuit | |
| US2750509A (en) | Pulse generators | |
| JPH03807B2 (en) | ||
| JPS5820939Y2 (en) | Potential fluctuation detection circuit | |
| JPH0332113Y2 (en) | ||
| JPS6359106A (en) | Pulse generating circuit | |
| JP2520466B2 (en) | Time constant circuit | |
| JP2821612B2 (en) | Output circuit | |
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPH0663998B2 (en) | Humidity sensor | |
| JPS6243367B2 (en) | ||
| JPS5821235Y2 (en) | Tongue anti-multi vibrator | |
| JPS645384Y2 (en) | ||
| JPS6218991Y2 (en) | ||
| JPS6220738B2 (en) | ||
| JPH0663997B2 (en) | Humidity sensor | |
| JPH0225291B2 (en) | ||
| JPH037418A (en) | Negative feedback differential amplifier circuit | |
| JPH0358204B2 (en) | ||
| JPH063848B2 (en) | Miting circuit | |
| JPH053933B2 (en) | ||
| JPS5972809A (en) | Power amplifier |