JPS6130425B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はセラミツク基板上に実装した半導体素
子をプリント回路基板に接続のため急加熱したと
きも熱ストレスによる影響を受けることの少ない
半導体素子の外部接続線に関する。

半導体素子のプリント回路と接続するため、基
板に実装するとき通常はセラミツク基板を使用し
ている。それは基板の表面平滑性、耐熱性、熱放
散性、電気絶縁性、寸法安定性などをすべて良好
にするためであつて、例えばアルミナのセラミツ
ク板としている。第１図に示す従来構成の基板に
おいて１は半導体素子２はセラミツク基板を示し
ている。一方このようなセラミツク基板の装着さ
れるプリント回路基板は成形加工性、価格に有利
なガラス繊維強化のプラスチツク材とすることが
多く、表面に銅箔を接着し、またセラミツク基板
用のスルーホールを設けている。第１図において
３はプリント回路基板、４は銅箔、５はスルーホ
ールを示す。セラミツク基板２上の半導体素子１
と外部接続線６とは薄膜または厚膜導体により接
着される。外部接続線６と半導体素子１とを接続
するときは幅１〜２mmの金めつきした金属製台を
置き、はんだ片を挾んで外部接続線６を近接さ
せ、加熱炉の中を通して半田を溶かし接続した
り、半田ごてにより半田を溶かして接続されてい
る。なお外部接続線６の形状は側面から見てＬ形
の例を示してあるが、コ字形セラミツク基板２を
挾み込む形状とすることもある。このような半導
体素子１の実装基板２をプリント回路基板３に装
着するとき外部接続線６をプリント回路基板３の
スルーホール５に貫通し、実装基板の反対側を溶
融半田槽に浸漬し、プリント回路基板３上の銅箔
４と外部接続線６を固着させる。第１図７は半田
固着部を示している。半田槽浸漬のときプリント
回路基板３は熱膨脹係数が比較的大であるため、
半田槽からの熱は急激に基板３に伝導し、図面の
左右側を上方に曲げる力が加わる。外部接続線６
は半田固着部７のため固着されているからプリン
ト回路基板３に生じた熱ストレスは外部接続線６
を介しセラミツク基板２に伝達され、セラミツク
基板２と半導体素子１との間の剥離、しわ、割れ
を生じさせ、半導体素子の電気的特性に悪影響を
及ぼすようになる。

本発明の目的は前述の欠点を改善し、プリント
回路基板に急に加えられた熱によるストレスのた
め半導体素子の受ける影響を少なくした半導体素
子の外部接続線を提供することにある。

以下図面に示す本発明の実施例について説明す
る。第２図は第１図と対応して示す本発明の第１
実施例であつて、第１図と同一符号は同様のもの
を示す。８は本発明により設けた外部接続線６の
たわみ部であつて、熱ストレスによるそりの影響
を吸収する部分である。たわみ部８を設けたこと
により半田槽に浸漬したとき発生した急激な熱ス
トレスを吸収できるから、プリント回路基板３の
そりが発生してもセラミツク基板２と半導体素子
１に影響を与えない。なおセラミツク基板２の側
方で外部接続線６と接している所をＰ１とし（接
着剤等により互に固着している必要はない）、ス
ルーホール５の一端で半田固着部７となつている
所を点Ｐ２としたとき、たわみ部８を設ける位置
は点Ｐ１と点Ｐ２の中間で、たわみ部の方向セラ
ミツク基板２の下側となることが望ましい。そし
てたわみ部８を除いた外部接続線６はＰ１，Ｐ２
を一直線状に結ぶ形としておくことが好適であ
る。それはスルーホール５の間隔がプリント回路
基板製造時に標準仕様化されているから、それに
適合させたセラミツク基板２と外部接続線６の位
置・形状のとき自動装着することも容易であり、
且つ前述の熱ストレスによる影響を受けなくなる
からである。

またたわみ部８を設けた外部接続線を使用した
とき、セラミツク基板２の上部に従来と同様な配
置の寸法で他のプリント回路基板を設けると、基
板同志の軽い接触のときなどにたわみ部８がプリ
ント回路基板３の銅箔４と接触することがある。
そのため第２図に破線で９と示すようにプラスチ
ツク等の絶縁物を介在させる。またはさらにセラ
ミツク基板２と半導体素子１を保護するため、第
３図に１点鎖線で１０と示すように絶縁キヤツプ
を設けることがあつて、該キヤツプの高さ（セラ
ミツク基板の側方で測つた高さ）を十分高くする
ことも良い。

次に本発明において基板そりに基因する熱スト
レスの吸収部としてはたわみ部を設けることの外
にその個所の導電性ゴムを挿入すること等があ
る。

このようにして本発明によると極めて簡易な構
成によりセラミツク基板の受ける熱ストレスの影
響を除去することができ、半導体素子使用の機器
の製造時、不良品発生の確率を大きく低下させる
効果がある。

【図面の簡単な説明】

第１図は従来の半導体素子実装基板をプリント
回路基板に装着する構成を示す図、第２図は本発
明の第１実施例を示す図、第３図は第２図の変形
図である。 １……半導体素子、２……セラミツク基板、３
……プリント回路基板、４……銅箔、５……スル
ーホール、６……外部接続線、７……半田固着
部、８……たわみ部。

Claims (1)

1. 【特許請求の範囲】 １ セラミツク基板２に実装された半導体素子１
   に対し外部接続線６を接合し、該外部接続線６は
   プリント回路基板３に設けた貫通孔５を通過して
   該基板上の回路と接続されている半導体素子の外
   部接続線において、 該外部接続線６には他方の外部接続線に近い内
   側方向にたわんだたわみ部８を設け、 且つ外部接続線の該たわみ部８とプリント回路
   基板３との間に電気的絶縁物９を設けたことを特
   徴とする半導体素子の外部接続線。 ２ サラミツク基板２に実装された半導体素子１
   を対し外部接続線６を接合し、該外部接続線６は
   プリント回路基板３に設けた貫通孔５を通過して
   該基板上の回路と接続されている半導体素子の外
   部接続線において、 該外部接続線６には他方の外部接続線に近い内
   側方向にたわんだたわみ部８を設け、 且つセラミツク基板２と外部接続線たわみ部８
   とを含んだ高さよりも高い形状で、半導体素子１
   も全体的に被冠するキヤツプ１０を設けることを
   特徴とする半導体素子の外部接続線。