JPS6132156A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS6132156A JPS6132156A JP15346584A JP15346584A JPS6132156A JP S6132156 A JPS6132156 A JP S6132156A JP 15346584 A JP15346584 A JP 15346584A JP 15346584 A JP15346584 A JP 15346584A JP S6132156 A JPS6132156 A JP S6132156A
- Authority
- JP
- Japan
- Prior art keywords
- input
- processing unit
- central processing
- output
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は情報処理システムにおいて、中央処理装置側か
らのコマンドに従って入出力装置の動作を制御する入出
力制御装置に係り、特に中央処理装置の機種（高速機、
中速機、低速機等）によってシステムに段階的に性能差
を持たせるのに好適な入出力制御装置に関する。
らのコマンドに従って入出力装置の動作を制御する入出
力制御装置に係り、特に中央処理装置の機種（高速機、
中速機、低速機等）によってシステムに段階的に性能差
を持たせるのに好適な入出力制御装置に関する。
一般に情報処理システムの性能を支配する要素としては
、中央処理装置や入出力装置の機種、及び主記憶装置の
容量等が考えられる。従来、同一の入出力装置、同一容
量の主記憶装置を、機種の異なる中央処理装置にそれぞ
れ接続してシステムを構成した場合、システム間の性能
差は中央処理装置の性能により決まるのが普通であった
。このため、使用する中央処理装置の機種により、シス
テム全体の性能を段階的に定めても支障はきたさなかっ
た。
、中央処理装置や入出力装置の機種、及び主記憶装置の
容量等が考えられる。従来、同一の入出力装置、同一容
量の主記憶装置を、機種の異なる中央処理装置にそれぞ
れ接続してシステムを構成した場合、システム間の性能
差は中央処理装置の性能により決まるのが普通であった
。このため、使用する中央処理装置の機種により、シス
テム全体の性能を段階的に定めても支障はきたさなかっ
た。
ところが中央処理装置の処理能力の向上にともない、入
出力装置をアクセスするジョブにおいては、全体の処理
時間のうち、中央処理装置の命令実行時間の占める比率
が減少し、入出力装置のコマンド実行時間が大きな比率
を占める傾向になってきている。従って、入出力装置を
頻繁にアクセスする場合のジョブの処理時間は、入出力
装置のアクセス時間に依存し、実行するジョブの種類に
よっては、高性能の中央処理装置が使用される上位シス
テムと低性能の中央処理装置が使用される低位システム
で性能差がなくなり、アクセス時間の異なる入出力装置
を接続した場合には、上位システムと下位システムの性
能が逆転することも考えられる。これは情報処理システ
ムを、性能別に例えば低位システム、中位システム、高
位システムと段階的に構築することを不可能にする。
出力装置をアクセスするジョブにおいては、全体の処理
時間のうち、中央処理装置の命令実行時間の占める比率
が減少し、入出力装置のコマンド実行時間が大きな比率
を占める傾向になってきている。従って、入出力装置を
頻繁にアクセスする場合のジョブの処理時間は、入出力
装置のアクセス時間に依存し、実行するジョブの種類に
よっては、高性能の中央処理装置が使用される上位シス
テムと低性能の中央処理装置が使用される低位システム
で性能差がなくなり、アクセス時間の異なる入出力装置
を接続した場合には、上位システムと下位システムの性
能が逆転することも考えられる。これは情報処理システ
ムを、性能別に例えば低位システム、中位システム、高
位システムと段階的に構築することを不可能にする。
本発明の目的は、入出力制御装置に簡単な機能を追加す
ることにより、中央処理装置等の性能別によって決定さ
れるシステム間の性能の逆転現象を防止することにある
。
ることにより、中央処理装置等の性能別によって決定さ
れるシステム間の性能の逆転現象を防止することにある
。
〔発明の概要〕
本発明は、入出力制御装置のコントロール・ロジック部
に、該入出力制御装置に接続されている中央処理装置の
機種を判別する機能と、さらに必要によっては転送した
データ量を計数する機能をもうけ、入出力装置において
中央処理装置から受は取ったリード／ライトコマンドに
よりデータ転送を実行し、中央処理装置側にコマン゛ド
終了報告を行う時点で、当該中央処理装置の機種、ある
いはそれと転送したデータの計数値により中央処理装置
側へのコマンド終了報告タイミングを遅らせるようにし
て、入出力装置のアクセス時間を見掛上可変なものにし
、これによって、実行するジョブの種類あるいは入出力
装置の種類により、あらかじめ定めたシステム間の性能
の逆転現象を防止するものである。
に、該入出力制御装置に接続されている中央処理装置の
機種を判別する機能と、さらに必要によっては転送した
データ量を計数する機能をもうけ、入出力装置において
中央処理装置から受は取ったリード／ライトコマンドに
よりデータ転送を実行し、中央処理装置側にコマン゛ド
終了報告を行う時点で、当該中央処理装置の機種、ある
いはそれと転送したデータの計数値により中央処理装置
側へのコマンド終了報告タイミングを遅らせるようにし
て、入出力装置のアクセス時間を見掛上可変なものにし
、これによって、実行するジョブの種類あるいは入出力
装置の種類により、あらかじめ定めたシステム間の性能
の逆転現象を防止するものである。
以下、本発明の一実施例について図面により詳述する。
第１図は本発明の一実施例の全体構成図を示す。
第１図において、３は入出力制御装置であり、ＣＰＵ側
インタフェース回路５、シリアル／パラレル変換回路６
、アクセス・ロジック回路７．コントロール・ロジック
回路８、Ｉ１０側インターフェイス回路９よりなる。該
入出力制御装置３のＣＰＵ側インタフェース回路５はチ
ャネル装置２を介して中央処理装置１に接続され、Ｉ１
０側インタフェース回路９は入出力装置４に接続されて
いる。ここで、入出力装置４はディスク装置であるとす
る。
インタフェース回路５、シリアル／パラレル変換回路６
、アクセス・ロジック回路７．コントロール・ロジック
回路８、Ｉ１０側インターフェイス回路９よりなる。該
入出力制御装置３のＣＰＵ側インタフェース回路５はチ
ャネル装置２を介して中央処理装置１に接続され、Ｉ１
０側インタフェース回路９は入出力装置４に接続されて
いる。ここで、入出力装置４はディスク装置であるとす
る。
コントロール・ロジック回路８は入出力制御装置３の中
心をなし、第２図に示すように、マイクロプロセッサな
どの処理部２ｏ、マイクロプログラム格納用制御メモリ
（ＲＯＭ）２１及びローカルメモリ（ＲＡＭ）２２によ
り構成される。コントロール・ロジック回路８はチャネ
ル２からインタフェース回路５を介して受領した入出力
コマンドにもとづき、シリアル／パラレル変換回路６や
アクセス・ロジック回路７などを制御してディスク装置
３に対するリード／ライト処理を行う。該処理に必要な
マイクロプログラムは制御メモリ２１に格納されており
、該マイクロプログラムを処理部２０が実行することに
より、所望の処理が達成される。ローカルメモリ２２に
は受領した人出カコマンド、その他、必要な情報が格納
されるが、該ローカルメモリ２２の特定領域に中央処理
装置１の機種を示す情報（機種情報）を格納しておく。
心をなし、第２図に示すように、マイクロプロセッサな
どの処理部２ｏ、マイクロプログラム格納用制御メモリ
（ＲＯＭ）２１及びローカルメモリ（ＲＡＭ）２２によ
り構成される。コントロール・ロジック回路８はチャネ
ル２からインタフェース回路５を介して受領した入出力
コマンドにもとづき、シリアル／パラレル変換回路６や
アクセス・ロジック回路７などを制御してディスク装置
３に対するリード／ライト処理を行う。該処理に必要な
マイクロプログラムは制御メモリ２１に格納されており
、該マイクロプログラムを処理部２０が実行することに
より、所望の処理が達成される。ローカルメモリ２２に
は受領した人出カコマンド、その他、必要な情報が格納
されるが、該ローカルメモリ２２の特定領域に中央処理
装置１の機種を示す情報（機種情報）を格納しておく。
機種情報の格納の仕方は種々考えられるが、例えばシス
テム立上げ時、サービスプロセッサによりマイクロプロ
グラムを制御メモリ２１にＩＰＬ（イニシャル・プログ
ラム・ロード）する際、その−環として機種情報をロー
カルメモリ２２にロードする。
テム立上げ時、サービスプロセッサによりマイクロプロ
グラムを制御メモリ２１にＩＰＬ（イニシャル・プログ
ラム・ロード）する際、その−環として機種情報をロー
カルメモリ２２にロードする。
第３図はコントロール・ロジック回路８の処理フローを
示したもので、以下、これにより動作を説明する。
示したもので、以下、これにより動作を説明する。
まず、チャネル装置２からの起動により起動シーケンス
が実行される（ステップ１０１）、この起動シーケンス
において、チャネル装置２は入出力制御装置３に対して
入出力コマンドを送り、これがインターフェイス回路５
を通りコントロール・ロジック回路８のローカルストレ
ージ２２に格納される。入出力コマンドにはリードコマ
ンド、ライトコマンドなどがある。次に、コントロール
・ロジック回路８の処理部２ｏは、上記入出力コマンド
をデコードしくステップ１０２）、該コマンドにもとづ
いて制御メモリ２１のマイクロプログラムを実行し、リ
ード／ライト処理を行う （ステップ１０３）。ディス
ク装置４に対するアクセス指示は、コントロール・ロジ
ック回路８の制御下でアクセス・ロジック回路７により
指示される。
が実行される（ステップ１０１）、この起動シーケンス
において、チャネル装置２は入出力制御装置３に対して
入出力コマンドを送り、これがインターフェイス回路５
を通りコントロール・ロジック回路８のローカルストレ
ージ２２に格納される。入出力コマンドにはリードコマ
ンド、ライトコマンドなどがある。次に、コントロール
・ロジック回路８の処理部２ｏは、上記入出力コマンド
をデコードしくステップ１０２）、該コマンドにもとづ
いて制御メモリ２１のマイクロプログラムを実行し、リ
ード／ライト処理を行う （ステップ１０３）。ディス
ク装置４に対するアクセス指示は、コントロール・ロジ
ック回路８の制御下でアクセス・ロジック回路７により
指示される。
リードコマンドの場合、ディスク装置４からアクセス・
ロジック回路７の指示に従い読み出されたシリアル・デ
ータはインターフェース回路９を通り、シリアル／パラ
レル変換回路６で例えば１バイト毎のパラレルデータに
組み立てられた後、インターフェイス回路５を通りチャ
ネル装置２に送出される。また、ライトコマンドの場合
は、チャネル装置２からのパラレルデータはインタフェ
ース回路５を通り、シリアル／パラレル変換回路６で順
次シリアルデータに変換された後、インタフェース回路
９を通り、アクセス・ロジック回路７の指示に従ってデ
ィスク装置４に書き込まれる。
ロジック回路７の指示に従い読み出されたシリアル・デ
ータはインターフェース回路９を通り、シリアル／パラ
レル変換回路６で例えば１バイト毎のパラレルデータに
組み立てられた後、インターフェイス回路５を通りチャ
ネル装置２に送出される。また、ライトコマンドの場合
は、チャネル装置２からのパラレルデータはインタフェ
ース回路５を通り、シリアル／パラレル変換回路６で順
次シリアルデータに変換された後、インタフェース回路
９を通り、アクセス・ロジック回路７の指示に従ってデ
ィスク装置４に書き込まれる。
上記リード／ライト実行時、コントロール・ロジック回
路８の処理部２０は、チャネル装置２とディスク装置４
の間で送受信されるデータ量（例えばバイト数）を、該
処理部２０に内蔵されているカウンタで順次計数する（
ステップ゛１０４）。
路８の処理部２０は、チャネル装置２とディスク装置４
の間で送受信されるデータ量（例えばバイト数）を、該
処理部２０に内蔵されているカウンタで順次計数する（
ステップ゛１０４）。
一連のデータ転送が終了し、当該コマンドの終了が判定
されると（ステップ１０５）、コントロール・ロジック
回路８の処理部２０は、ローカルストレージ２２に予め
格納されている機種情報を読み出して、中央処理装置ｌ
の機種を判定する（ステップ１０６）。そして、判定し
た中央処理装置ｌの機種と上記記憶転送データの計数値
にもとづいてダミーステップを実行しくステップ１０７
）。
されると（ステップ１０５）、コントロール・ロジック
回路８の処理部２０は、ローカルストレージ２２に予め
格納されている機種情報を読み出して、中央処理装置ｌ
の機種を判定する（ステップ１０６）。そして、判定し
た中央処理装置ｌの機種と上記記憶転送データの計数値
にもとづいてダミーステップを実行しくステップ１０７
）。
所定時間経過後、終了シーケンスによりチャネル装置へ
当該コマンドの終了報告を行う（ステップ１０８）。こ
こで、ダミーステップでは、中央処理装置１が高速機種
の場合はダミ一時間を短くし、低速機種の場合は長くす
る。又、転送データ数が多い場合はダミ一時間を長くし
、少ない場合は短くする。
当該コマンドの終了報告を行う（ステップ１０８）。こ
こで、ダミーステップでは、中央処理装置１が高速機種
の場合はダミ一時間を短くし、低速機種の場合は長くす
る。又、転送データ数が多い場合はダミ一時間を長くし
、少ない場合は短くする。
実施例では入出力制御装置にディスク装置が接続される
場合を示したが１本発明はこれに限定されるものでない
ことは当然である。また、実施例では機種情報とデータ
転送量によりダミ一時間を決めるとしたが、使用する人
出刃装置によっては機種情報だけで決めてもよい。
場合を示したが１本発明はこれに限定されるものでない
ことは当然である。また、実施例では機種情報とデータ
転送量によりダミ一時間を決めるとしたが、使用する人
出刃装置によっては機種情報だけで決めてもよい。
本発明によれば、人出刃装置側にてコマンド処理時間を
可変に制御できるので、実行するジョブにおける中央処
理装置の命令実行時間と入出力装置のコマンド実行時間
との比率がいがなる関係にあっても、システム全体の性
能に充分な差をもたせることができ、上位機種を使用す
るシステムと下位機種を使用するシステム間で、実行す
るジョブにより性能が逆転することを防止できる。
可変に制御できるので、実行するジョブにおける中央処
理装置の命令実行時間と入出力装置のコマンド実行時間
との比率がいがなる関係にあっても、システム全体の性
能に充分な差をもたせることができ、上位機種を使用す
るシステムと下位機種を使用するシステム間で、実行す
るジョブにより性能が逆転することを防止できる。
第１図は本発明の一実施例の全体構成図、第２図は第１
図におけるコントロール・ロジック回路の詳細図、第３
図は第１図の動作を説明するためのフローチャートであ
る。 ｌ・・・中央処理装置、 ２・・・チャネル装置、３
・・・入出力制御装置、 ４・・・入出力装置、５．９
・・・インターフェイス回路、 ６・・・シリアル／
パラレル変換回路、 ７・・・アクセス・ロジック回路
、 ８・・・コントロール・ロジック回路。 第３図
図におけるコントロール・ロジック回路の詳細図、第３
図は第１図の動作を説明するためのフローチャートであ
る。 ｌ・・・中央処理装置、 ２・・・チャネル装置、３
・・・入出力制御装置、 ４・・・入出力装置、５．９
・・・インターフェイス回路、 ６・・・シリアル／
パラレル変換回路、 ７・・・アクセス・ロジック回路
、 ８・・・コントロール・ロジック回路。 第３図
Claims (2)
- （１）１台または複数の入出力装置を接続し、中央処理
装置側からのコマンドに従って前記入出力装置の動作を
制御する入出力制御装置において、前記中央処理装置側
の機種を示す情報（以下、機種情報という）を保持する
第１手段と、前記機種情報により入出力装置のコマンド
処理時間を可変とする第２手段とを具備してなる入出力
制御装置。 - （２）前記第２手段は、入出力装置と中央処理装置側の
転送データ量を計数する機能を有し、前記機種情報と転
送データ量により入出力装置のコマンド処理時間を可変
とすることを特徴とする特許請求の範囲第１項記載の入
出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15346584A JPS6132156A (ja) | 1984-07-24 | 1984-07-24 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15346584A JPS6132156A (ja) | 1984-07-24 | 1984-07-24 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6132156A true JPS6132156A (ja) | 1986-02-14 |
Family
ID=15563154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15346584A Pending JPS6132156A (ja) | 1984-07-24 | 1984-07-24 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132156A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0357054U (ja) * | 1989-10-11 | 1991-05-31 | ||
| JPH04156602A (ja) * | 1990-10-19 | 1992-05-29 | Sharp Corp | プログラム作成装置 |
-
1984
- 1984-07-24 JP JP15346584A patent/JPS6132156A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0357054U (ja) * | 1989-10-11 | 1991-05-31 | ||
| JPH04156602A (ja) * | 1990-10-19 | 1992-05-29 | Sharp Corp | プログラム作成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6539500B1 (en) | System and method for tracing | |
| JPH0258649B2 (ja) | ||
| US20240143392A1 (en) | Task scheduling method, chip, and electronic device | |
| JPS6132156A (ja) | 入出力制御装置 | |
| CN113296899A (zh) | 基于分布式系统的事务主机、事务从机及事务处理方法 | |
| Ingimarsson | Exploring the Performance of the Io_uring Kernel I/O Interface | |
| JPH02500692A (ja) | マルチプロセッサコンピュータにおける演算要素の統合 | |
| JPS6126979Y2 (ja) | ||
| JPH0642227B2 (ja) | デ−タ転送装置 | |
| JPH04373054A (ja) | ファイル装置制御装置 | |
| JPS6349816B2 (ja) | ||
| KR100256230B1 (ko) | 시스템감시기능을가진타이머장치 | |
| JPS5919375B2 (ja) | デ−タバッフア制御方式 | |
| JPS61153770A (ja) | 画像処理装置 | |
| JPH04181454A (ja) | データアクセス制御装置 | |
| JP2566139B2 (ja) | バスインタフエ−ス回路 | |
| JPS63153635A (ja) | デ−タ転送速度指定方式 | |
| JP2588932B2 (ja) | ソート処理装置 | |
| JPS635432A (ja) | マイクロプロセツサ | |
| JPH02226548A (ja) | 磁気ディスク装置 | |
| JPH0290795A (ja) | 時分割スイッチ制御装置 | |
| JPS61161560A (ja) | メモリ装置 | |
| HK1248860A1 (zh) | 数据处理方法和装置、服务器 | |
| JPS58200323A (ja) | 入出力処理装置 | |
| JPH0727510B2 (ja) | 非同期転送制御装置 |