JPS6132607A - 演算増幅回路 - Google Patents
演算増幅回路Info
- Publication number
- JPS6132607A JPS6132607A JP15387784A JP15387784A JPS6132607A JP S6132607 A JPS6132607 A JP S6132607A JP 15387784 A JP15387784 A JP 15387784A JP 15387784 A JP15387784 A JP 15387784A JP S6132607 A JPS6132607 A JP S6132607A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- voltage
- terminal
- resistor
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005549 size reduction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は演算増幅器の電源端子に電圧を供給する回路
の改良に関し、特にその電圧が少なくてすみ、従って演
算増幅器の耐圧も軽減され、装置を小型化、高効率化で
きるようにしたものである。
の改良に関し、特にその電圧が少なくてすみ、従って演
算増幅器の耐圧も軽減され、装置を小型化、高効率化で
きるようにしたものである。
〈従来技術の説明〉
従来の演算増幅回路により構成された電圧出力回路では
、負荷に−Ｅ０≦Ｅ≦Ｅ０の範囲の電圧Ｅを供給する場
合、例えば電圧値が（Ｅｌｌ＋α）の２個の電源を必要
としていた。第２図にその回路図ｉ示す。図中、２１．
２２は電圧値が（Ｅ。
、負荷に−Ｅ０≦Ｅ≦Ｅ０の範囲の電圧Ｅを供給する場
合、例えば電圧値が（Ｅｌｌ＋α）の２個の電源を必要
としていた。第２図にその回路図ｉ示す。図中、２１．
２２は電圧値が（Ｅ。
＋α）の電源である。今、入力端子１１から第一演算増
幅器３１を通じて負荷１２にＯ＜Ｅ≦Ｅ０の電圧Ｅを供
給する場合、負荷電流は電源２１から第一演算増幅器３
１を通じて供給される。そして電源２２には演算増幅器
３１の静電流のみが流れる。逆に入力端子１１から負荷
１２に−Ｅ０≦Ｅ＜０の電圧Ｅを供給する場合、負荷電
流は電源２２から流れ、電源２１には演算増幅器３１の
静電流のみが流れる。
幅器３１を通じて負荷１２にＯ＜Ｅ≦Ｅ０の電圧Ｅを供
給する場合、負荷電流は電源２１から第一演算増幅器３
１を通じて供給される。そして電源２２には演算増幅器
３１の静電流のみが流れる。逆に入力端子１１から負荷
１２に−Ｅ０≦Ｅ＜０の電圧Ｅを供給する場合、負荷電
流は電源２２から流れ、電源２１には演算増幅器３１の
静電流のみが流れる。
従って負荷２１．２２はどちらかが負荷に電流を供給し
ていないことになり、有効に働いていない。また演算増
幅器３１及び電源２１．２２は常に出力電圧範囲の２倍
以上の電圧で動作していることになり、無駄が多いとい
う欠点があった。
ていないことになり、有効に働いていない。また演算増
幅器３１及び電源２１．２２は常に出力電圧範囲の２倍
以上の電圧で動作していることになり、無駄が多いとい
う欠点があった。
〈発明の目的〉
この発明は電圧値が（Ｅ、＋α）の１個の電源のみで負
荷に−Ｅｏ≦Ｅ≦Ｅｏの電圧Ｅを供給できるようにし、
従って電源の電力供給能力及び演算増幅器の耐圧を従来
の１／２に軽減して、小型化、高効率化が可能な演算増
幅回路を提供することを目的とする。
荷に−Ｅｏ≦Ｅ≦Ｅｏの電圧Ｅを供給できるようにし、
従って電源の電力供給能力及び演算増幅器の耐圧を従来
の１／２に軽減して、小型化、高効率化が可能な演算増
幅回路を提供することを目的とする。
〈発明の概要〉
この発明による演算増幅回路は、例えば入力信号を第一
演算増幅器の非反転入力端子に供給し、該第一演算増幅
器からの出力信号をその反転入力端子に帰還するように
構成された電圧出力回路において、第一演算増幅器の電
源端子に電力を供給する電源の正の端子と負の端子間に
第一抵抗器と第二抵抗器の直列回路及び第五抵抗器と第
六抵抗器の直列回路を接続し、出力端子と反転入力端子
間に第四抵抗器が接続された第二演算増幅器の非反転入
力端子及び出力端子をそれぞれ上記第一抵抗器と第二抵
抗器の接続点及び上記第五抵抗器と第六抵抗器の接続点
に接続し、上記第一演算増幅器の出力端子と上記第二演
算増幅器の反転入力端子間に第三抵抗器を接続して上記
電源を第一演算増幅器の出力信号に対しフローティング
型に構成する。そして負荷の一方の端子に供給する第一
演算増幅器の出力信号を上記第三抵抗器を通じて第二演
算増幅器の反転入力端子に供給し、そのとき電源の両端
子に得られる電圧を各演算増幅器の正の電源端子及び負
の電源端子に供給するようにしたものである。
演算増幅器の非反転入力端子に供給し、該第一演算増幅
器からの出力信号をその反転入力端子に帰還するように
構成された電圧出力回路において、第一演算増幅器の電
源端子に電力を供給する電源の正の端子と負の端子間に
第一抵抗器と第二抵抗器の直列回路及び第五抵抗器と第
六抵抗器の直列回路を接続し、出力端子と反転入力端子
間に第四抵抗器が接続された第二演算増幅器の非反転入
力端子及び出力端子をそれぞれ上記第一抵抗器と第二抵
抗器の接続点及び上記第五抵抗器と第六抵抗器の接続点
に接続し、上記第一演算増幅器の出力端子と上記第二演
算増幅器の反転入力端子間に第三抵抗器を接続して上記
電源を第一演算増幅器の出力信号に対しフローティング
型に構成する。そして負荷の一方の端子に供給する第一
演算増幅器の出力信号を上記第三抵抗器を通じて第二演
算増幅器の反転入力端子に供給し、そのとき電源の両端
子に得られる電圧を各演算増幅器の正の電源端子及び負
の電源端子に供給するようにしたものである。
〈発明の実施例〉
第１図にこの発明の一実施例を示す。図中、第２図と同
じものは同一符号で示す。負荷１２の一方の端子■には
第一演算増幅器３１から電流が供給されており、他方の
端子■には第二演算増幅器３２から電流が供給されてい
る。第二演算増幅器３２の出力端子と反転入力端子の間
には第四抵抗器４４が接続されており、第一演算増幅器
３１の出力端子は第三抵抗器４３を通じて第二演算増幅
器３２の反転入力側に接続されている。第二演算増幅器
３２の出力端子と電源２１の正の端子、負の端子との間
にそれぞれ第五抵抗器４５、第六抵抗器４６が接続され
ており、また第二演算増幅器３２の非反転入力端子と電
源２１の正の端子と負の端子との間にもそれぞれ第一抵
抗器４１、第二抵抗器４２が接続されている。そして電
源２１の正の端子側の電圧を各演算増幅器３１．３２の
正の電源端子に、負の端子側の電圧を負の電源端子に供
給している。
じものは同一符号で示す。負荷１２の一方の端子■には
第一演算増幅器３１から電流が供給されており、他方の
端子■には第二演算増幅器３２から電流が供給されてい
る。第二演算増幅器３２の出力端子と反転入力端子の間
には第四抵抗器４４が接続されており、第一演算増幅器
３１の出力端子は第三抵抗器４３を通じて第二演算増幅
器３２の反転入力側に接続されている。第二演算増幅器
３２の出力端子と電源２１の正の端子、負の端子との間
にそれぞれ第五抵抗器４５、第六抵抗器４６が接続され
ており、また第二演算増幅器３２の非反転入力端子と電
源２１の正の端子と負の端子との間にもそれぞれ第一抵
抗器４１、第二抵抗器４２が接続されている。そして電
源２１の正の端子側の電圧を各演算増幅器３１．３２の
正の電源端子に、負の端子側の電圧を負の電源端子に供
給している。
今、負荷１２の他方の端子■は接地されており、第一抵
抗器４１、第二抵抗器４２の抵抗値が等しく、更に第三
抵抗器４３、第四抵抗器４４の抵抗値も等しいものとす
る。第一演算増幅器３１から負荷１２に電圧Ｅ （−Ｅ
、≦Ｅ≦Ｅｏ）が供給されているものとすると、第二演
算増幅器３２の反転入力端子■における電圧はＥ／２と
なる。第二演算増幅器３２は反転入力端子における電圧
と非反転入力端子における電圧を等しくなるように出力
端子からの電流を制御するので非反転入力端子■での電
圧もＥ／２となる。そして電源２１の両端間■、■の電
位差は常に（ＥＯ＋α）であり、これを同一の抵抗値を
有する第一抵抗器４１、第二抵抗器４２で分割した電圧
がＥ／２であるので、■、■での電圧はそれぞれ、 となる。これらの電圧が各演算増幅器３１．３２の正の
電源端子、負の電源端子に供給される。 ゛第一演算
増幅器３１から正のフルスケール電圧Ｅ０が出力されて
いる場合、各演算増幅器３１．３２の正の電源端子、負
の電源端子にそれぞれ、た負のフルスケール電圧−Ｅｏ
が出力されている場合、各演算増幅器３１．３２の正の
電源端子、負の電源端子にそれぞれ、 □、 （ＥＯ＋ ）の電圧が供給される。
抗器４１、第二抵抗器４２の抵抗値が等しく、更に第三
抵抗器４３、第四抵抗器４４の抵抗値も等しいものとす
る。第一演算増幅器３１から負荷１２に電圧Ｅ （−Ｅ
、≦Ｅ≦Ｅｏ）が供給されているものとすると、第二演
算増幅器３２の反転入力端子■における電圧はＥ／２と
なる。第二演算増幅器３２は反転入力端子における電圧
と非反転入力端子における電圧を等しくなるように出力
端子からの電流を制御するので非反転入力端子■での電
圧もＥ／２となる。そして電源２１の両端間■、■の電
位差は常に（ＥＯ＋α）であり、これを同一の抵抗値を
有する第一抵抗器４１、第二抵抗器４２で分割した電圧
がＥ／２であるので、■、■での電圧はそれぞれ、 となる。これらの電圧が各演算増幅器３１．３２の正の
電源端子、負の電源端子に供給される。 ゛第一演算
増幅器３１から正のフルスケール電圧Ｅ０が出力されて
いる場合、各演算増幅器３１．３２の正の電源端子、負
の電源端子にそれぞれ、た負のフルスケール電圧−Ｅｏ
が出力されている場合、各演算増幅器３１．３２の正の
電源端子、負の電源端子にそれぞれ、 □、 （ＥＯ＋ ）の電圧が供給される。
以上の様に電圧値が（Ｅ、＋α）の１個の電源２１をフ
ローティング型に構成することにより、各演算増幅器３
１．３２の電源端子に有効に電圧を供給して、 Ｅｏ≦
Ｅ≦Ｅｏの範囲の電圧Ｅを発生させることができ、第一
演算増幅器３１の耐圧も約１７２に軽減できる。
ローティング型に構成することにより、各演算増幅器３
１．３２の電源端子に有効に電圧を供給して、 Ｅｏ≦
Ｅ≦Ｅｏの範囲の電圧Ｅを発生させることができ、第一
演算増幅器３１の耐圧も約１７２に軽減できる。
以上、第一演算増幅器の非反転入力端子が入力端子に接
続され、反転入力端子と出力端子が短絡されて負荷に接
続された電圧出力回路に応用した場合について説明した
が、上記の例に限らず、例えば演算増幅器の非反転入力
端子がある電圧に保持され、入力端子と演算増幅器の反
転入力端子間、及び演算増幅器の反転入力端子とその出
力端子間にそれぞれ抵抗が接続されて成る電圧出力回路
等、種々の回路に応用することができる。
続され、反転入力端子と出力端子が短絡されて負荷に接
続された電圧出力回路に応用した場合について説明した
が、上記の例に限らず、例えば演算増幅器の非反転入力
端子がある電圧に保持され、入力端子と演算増幅器の反
転入力端子間、及び演算増幅器の反転入力端子とその出
力端子間にそれぞれ抵抗が接続されて成る電圧出力回路
等、種々の回路に応用することができる。
また取扱う電流が大きい場合は第一演算増幅器３１の出
力端子及び第二演算増幅器３２の出力端子にバッファ回
路を設けるようにしてもよい。
力端子及び第二演算増幅器３２の出力端子にバッファ回
路を設けるようにしてもよい。
また負荷１２の第二演算増幅器３２から電流が供給され
ている端子■は必ずしも接地する必要はなく任意の電圧
に設定するようにしてもよい。
ている端子■は必ずしも接地する必要はなく任意の電圧
に設定するようにしてもよい。
〈発明の効果〉
以上説明したようにこの発明によれば、例えば電圧値が
（Ｅ、−）α）の電源を１個用いるのみで各演算増幅器
の電源端子に有効に電力を供給して−Ｅ、≦Ｅ≦Ｅ０の
範囲の電圧を発生させることができ、演算増幅器の耐圧
も約半分に軽減することができる。
（Ｅ、−）α）の電源を１個用いるのみで各演算増幅器
の電源端子に有効に電力を供給して−Ｅ、≦Ｅ≦Ｅ０の
範囲の電圧を発生させることができ、演算増幅器の耐圧
も約半分に軽減することができる。
第１図はこの発明による演算増幅回路の一実施例を示す
回路図、第２図は従来の演算増幅回路の回路図である。 １１：入力端子、 １２：負荷、２１．２２：電
源、 ３１：第一演算演算増幅器、 ３２：第二演算演算増幅器、 ４１：第一抵抗器、 ４２：第二抵抗器、４３：第三
抵抗器、 ４４：第四抵抗器、４５：第五抵抗器、
４６：第六抵抗器、特許録出願人 タケダ理研工業株式会社 ■ 第 １ 図 第２図 手続補正書（自発） 昭和６０年３月４日
回路図、第２図は従来の演算増幅回路の回路図である。 １１：入力端子、 １２：負荷、２１．２２：電
源、 ３１：第一演算演算増幅器、 ３２：第二演算演算増幅器、 ４１：第一抵抗器、 ４２：第二抵抗器、４３：第三
抵抗器、 ４４：第四抵抗器、４５：第五抵抗器、
４６：第六抵抗器、特許録出願人 タケダ理研工業株式会社 ■ 第 １ 図 第２図 手続補正書（自発） 昭和６０年３月４日
Claims (1)
- （１）Ａ、第一演算増幅器と、 Ｂ、該第一演算増幅器の正の電源端子及び負の電源端子
間に接続された電源と、 Ｃ、該電源の正の端子及び負の端子間に直列に接続され
た第一抵抗器及び第二抵抗器と、 Ｄ、上記電源の正の端子及び負の端子間に直列に接続さ
れた第五抵抗器及び第六抵抗器と、Ｅ、上記第一抵抗器
及び第二抵抗器の接続点に非反転入力端子が接続され、
上記第五抵抗器及び第六抵抗器の接続点に出力端子が接
続された第二演算増幅器と、 Ｆ、上記第一演算増幅器の出力端子と、上記第二演算増
幅器の反転入力端子との間に接続された第三抵抗器と、 Ｇ、上記第二演算増幅器の反転入力端子と出力端子との
間に接続された第四抵抗器と、 から成ることを特徴とする演算増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15387784A JPS6132607A (ja) | 1984-07-24 | 1984-07-24 | 演算増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15387784A JPS6132607A (ja) | 1984-07-24 | 1984-07-24 | 演算増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6132607A true JPS6132607A (ja) | 1986-02-15 |
Family
ID=15572060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15387784A Pending JPS6132607A (ja) | 1984-07-24 | 1984-07-24 | 演算増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6132607A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6326010A (ja) * | 1986-07-17 | 1988-02-03 | Agency Of Ind Science & Technol | 対電源接地電位可変型回路 |
| JP2010112520A (ja) * | 2008-11-10 | 2010-05-20 | Kanto Auto Works Ltd | 部材連結構造 |
-
1984
- 1984-07-24 JP JP15387784A patent/JPS6132607A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6326010A (ja) * | 1986-07-17 | 1988-02-03 | Agency Of Ind Science & Technol | 対電源接地電位可変型回路 |
| JP2010112520A (ja) * | 2008-11-10 | 2010-05-20 | Kanto Auto Works Ltd | 部材連結構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001542A (ko) | 저(low)전압 차동 회로 | |
| EP0415080B1 (en) | Device for converting unbalanced analog electric signals into fully-differential signals | |
| JPS6132607A (ja) | 演算増幅回路 | |
| JPS6228606B2 (ja) | ||
| JPS57154065A (en) | Current voltage converter | |
| EP0384710B1 (en) | Amplifier circuit operable at low power source voltage | |
| JP2702199B2 (ja) | ダイオードスイッチ回路 | |
| EP1206033A3 (en) | Isolator circuit | |
| JPH0212053B2 (ja) | ||
| JPH04116709A (ja) | 低雑音電源装置 | |
| SU1310998A1 (ru) | Преобразователь напр жени в ток | |
| JP2678669B2 (ja) | 基準電圧入力回路 | |
| KR100250740B1 (ko) | 전압 제어 회로 | |
| SU1190278A1 (ru) | Преобразователь напр жени в его абсолютное значение | |
| JPH03153112A (ja) | バイアスシフト回路およびバイアスシフト方法 | |
| JPH05199335A (ja) | 電話機給電回路 | |
| JPS60219805A (ja) | スライス回路の定電圧源回路 | |
| JPS61175713A (ja) | 両極電源発生回路 | |
| JPH01321716A (ja) | 能動フイルタ | |
| JPS6031126B2 (ja) | Ｂｔｌ増巾回路 | |
| JPH01158580A (ja) | 不感帯回路 | |
| JPS6197577A (ja) | 電流比較回路 | |
| JPS6116604A (ja) | 増幅回路 | |
| JPS6292522A (ja) | アナログ電圧出力回路 | |
| JPH0244406B2 (ja) |