JPS6133201B2 - - Google Patents
Info
- Publication number
- JPS6133201B2 JPS6133201B2 JP539680A JP539680A JPS6133201B2 JP S6133201 B2 JPS6133201 B2 JP S6133201B2 JP 539680 A JP539680 A JP 539680A JP 539680 A JP539680 A JP 539680A JP S6133201 B2 JPS6133201 B2 JP S6133201B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- section
- cpu
- input terminal
- operation control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000007257 malfunction Effects 0.000 claims description 12
- 230000002265 prevention Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
Description
【発明の詳細な説明】
この発明は、例えば電子機器等の外部被制御機
器の制御動作時に発生する誤動作を防止するよう
にした制御部の誤差防止装置に関する。
器の制御動作時に発生する誤動作を防止するよう
にした制御部の誤差防止装置に関する。
近時、例えば電子機器にマイクロコンピユータ
（以下、CPUと称す）を組み合わせて適宜その
CPUに指定信号を供給することにより、種々の
動作を行なわせる装置が考えられている。具体的
にはたとえば音響機器の分野において、被制御機
器となる増幅装置、チユーナ、プレーヤ等の各電
源スイツチのオン操作や、このうち増幅装置の音
量調整等のいくつかの操作を遠隔操作例えば人間
の音声認識によりリモートコントロールすること
ができるようにした装置が考えられている。この
装置は、音声を各種操作指定信号として送出する
コントローラと、このコントローラからの指定信
号を受信し、その受信指定信号の内容を上述した
CPUによつて判断し、応動部を構成するリレー
等の接点機構をして所定の動作を行なわせるよう
な受信操作部とでなり、使用者にとつて非常に便
利なものである。
（以下、CPUと称す）を組み合わせて適宜その
CPUに指定信号を供給することにより、種々の
動作を行なわせる装置が考えられている。具体的
にはたとえば音響機器の分野において、被制御機
器となる増幅装置、チユーナ、プレーヤ等の各電
源スイツチのオン操作や、このうち増幅装置の音
量調整等のいくつかの操作を遠隔操作例えば人間
の音声認識によりリモートコントロールすること
ができるようにした装置が考えられている。この
装置は、音声を各種操作指定信号として送出する
コントローラと、このコントローラからの指定信
号を受信し、その受信指定信号の内容を上述した
CPUによつて判断し、応動部を構成するリレー
等の接点機構をして所定の動作を行なわせるよう
な受信操作部とでなり、使用者にとつて非常に便
利なものである。
ところで、この場合CPUは、たとえば増幅装
置、チユーナ、プレーヤ等の「電源オン」に相当
する指定信号の到来を判断し、外部被制御機器に
対し、その動作をなさしめるものであるが、各機
器の電源投入時にリレーの接点機構に非常に大き
な瞬時電流が流れノイズの発生原因となり、この
結果CPUは内部におけるデータバス、アドレス
バスに悪影響が与えられ誤動作させることがあつ
た。
置、チユーナ、プレーヤ等の「電源オン」に相当
する指定信号の到来を判断し、外部被制御機器に
対し、その動作をなさしめるものであるが、各機
器の電源投入時にリレーの接点機構に非常に大き
な瞬時電流が流れノイズの発生原因となり、この
結果CPUは内部におけるデータバス、アドレス
バスに悪影響が与えられ誤動作させることがあつ
た。
すなわち、たとえリモートコントロールするこ
とができたとしても誤動作するような装置は、使
用するのにあたいしないもので、この受信操作部
内のCPUを誤動作を防止する保護装置が要望さ
れていた。
とができたとしても誤動作するような装置は、使
用するのにあたいしないもので、この受信操作部
内のCPUを誤動作を防止する保護装置が要望さ
れていた。
この発明は、上記の事情に鑑みてなされたもの
で、内部状態を他の状態になることを禁止し、現
在の状態を保持状態とする保持信号入力端を有し
た制御部へ動作を指定する指定信号が入力される
と、この制御部からの動作制御信号の内容に応じ
て応動する応動部をして被制御機器の動作状態を
切換えると共に、その動作制御信号に基づき該制
御部の保持信号入力端に対し前記応動部の接点機
構が動作する所定期間だけ保持信号を供給するよ
うにして外部のノイズの影響を受けないようにし
た制御部の誤動作防止装置を提供することを目的
とする。
で、内部状態を他の状態になることを禁止し、現
在の状態を保持状態とする保持信号入力端を有し
た制御部へ動作を指定する指定信号が入力される
と、この制御部からの動作制御信号の内容に応じ
て応動する応動部をして被制御機器の動作状態を
切換えると共に、その動作制御信号に基づき該制
御部の保持信号入力端に対し前記応動部の接点機
構が動作する所定期間だけ保持信号を供給するよ
うにして外部のノイズの影響を受けないようにし
た制御部の誤動作防止装置を提供することを目的
とする。
以下、図面を参照してこの発明の一実施例を詳
細に説明する。第１図において、図示しないリモ
ートコントローラからの指定信号は、出力部
PRTおよび保持信号入力端HLDを有したCPU１
０に供給されるように接続される。このCPU１
０は、コントローラからの音声認識信号で「電源
オン」に相当する信号が指定信号として入力され
ると、出力部PRTから動作制御信号が発生する
ものである。
細に説明する。第１図において、図示しないリモ
ートコントローラからの指定信号は、出力部
PRTおよび保持信号入力端HLDを有したCPU１
０に供給されるように接続される。このCPU１
０は、コントローラからの音声認識信号で「電源
オン」に相当する信号が指定信号として入力され
ると、出力部PRTから動作制御信号が発生する
ものである。
なお、このCPU１０は、その保持信号入力端
HLDにハイレベル信号が供給される直前に出力
される動作制御信号をその内部で記憶しておき、
それから内部のデータバスおよびアドレスバスを
フローテイング状態とし、さらに内部のプログラ
ムカウンタを停止状態とすることにより動作機能
を保持状態とするものである。そしてこのCPU
１０の出力部PRTは、たとえば抵抗Ｒおよびコ
ンデンサＣとでなる積分回路の入出力段にそれぞ
れ増幅器１２ａ，１２ｂを設けて構成される遅延
回路１２の入力端に接続されると共に、後述する
応動部を構成するスイツチングトランジスタTR
のベースに接続される。この遅延回路１２の出力
端は、単安定マルチバイブレータ１４の入力端Ａ
に接続される。この単安定マルチバイブレータ１
４は、入力端Ｂに電源＋Ｖが接続され、上記入力
端Ａにハイレベル信号が入力されるとその立ち上
がり時に接続される抵抗RMおよびコンデンサ
CMとの時定数によつて所定のパルス幅を有した
パルス信号が出力される出力端Ｑより成るもので
ある。この出力端Ｑは前記CPU１０の保持信号
入力端HLDに接続される。
HLDにハイレベル信号が供給される直前に出力
される動作制御信号をその内部で記憶しておき、
それから内部のデータバスおよびアドレスバスを
フローテイング状態とし、さらに内部のプログラ
ムカウンタを停止状態とすることにより動作機能
を保持状態とするものである。そしてこのCPU
１０の出力部PRTは、たとえば抵抗Ｒおよびコ
ンデンサＣとでなる積分回路の入出力段にそれぞ
れ増幅器１２ａ，１２ｂを設けて構成される遅延
回路１２の入力端に接続されると共に、後述する
応動部を構成するスイツチングトランジスタTR
のベースに接続される。この遅延回路１２の出力
端は、単安定マルチバイブレータ１４の入力端Ａ
に接続される。この単安定マルチバイブレータ１
４は、入力端Ｂに電源＋Ｖが接続され、上記入力
端Ａにハイレベル信号が入力されるとその立ち上
がり時に接続される抵抗RMおよびコンデンサ
CMとの時定数によつて所定のパルス幅を有した
パルス信号が出力される出力端Ｑより成るもので
ある。この出力端Ｑは前記CPU１０の保持信号
入力端HLDに接続される。
一方、前記スイツチングトランジスタTRは、
そのエミツタが接地され、またそのコレクタがリ
レー１６の励磁コイル１６ａを介して電源＋Ｖに
接続される。そして、このリレー１６の接点機構
である応動接点１６ｂは、通常の商用交流電源１
８その電源端が接続される各被制御機器すなわち
増幅装置２１１、プレーヤ２０２………チユーナ
２０ｎ等の共通電源スイツチとしてその商用交流
電源１８の接続線路に介挿されるようにして接続
される。
そのエミツタが接地され、またそのコレクタがリ
レー１６の励磁コイル１６ａを介して電源＋Ｖに
接続される。そして、このリレー１６の接点機構
である応動接点１６ｂは、通常の商用交流電源１
８その電源端が接続される各被制御機器すなわち
増幅装置２１１、プレーヤ２０２………チユーナ
２０ｎ等の共通電源スイツチとしてその商用交流
電源１８の接続線路に介挿されるようにして接続
される。
このように構成される制御部の誤動作防止装置
において、図示しないコントローラから「電源オ
ン」に相当する音声認識信号が指定信号として
CPU１０に供給されると、このCPU１０は、予
め定められるプログラムに基いてその出力部
PRTから第２図ａに示すようなハイレベル状態
の動作制御信号を発生し、応動部を構成するスイ
ツチングトランジスタTRのベースおよび遅延回
路１２へ供給する。
において、図示しないコントローラから「電源オ
ン」に相当する音声認識信号が指定信号として
CPU１０に供給されると、このCPU１０は、予
め定められるプログラムに基いてその出力部
PRTから第２図ａに示すようなハイレベル状態
の動作制御信号を発生し、応動部を構成するスイ
ツチングトランジスタTRのベースおよび遅延回
路１２へ供給する。
このうち、スイツチングトランジスタTRのベ
ースに供給された動作制御信号は、このスイツチ
ングトランジスタTRをしてリレー１６内の励磁
コイル１６ａに励磁電流を供給し、第２図ｂに示
すように約20ｍsec（図中ｔ１）後、接点機構と
なる応動接点１６ｂがオン状態となり、その結果
商用交流電源１８からの電源電圧を増幅装置２１
１、プレーヤ２０２、………チユーナ２０ｎに供
給するものである。そして、前記応動接点１６ｂ
がオン状態になると同時に第２図ｃに示すような
ノイズが約50ｍsec間（図中ｔ２間）発生する。
すなわち、応動接点１６ｂから発生するノイズに
より、従来のようにCPU１０からの動作制御信
号が乱れて誤動作に起因するものである。
ースに供給された動作制御信号は、このスイツチ
ングトランジスタTRをしてリレー１６内の励磁
コイル１６ａに励磁電流を供給し、第２図ｂに示
すように約20ｍsec（図中ｔ１）後、接点機構と
なる応動接点１６ｂがオン状態となり、その結果
商用交流電源１８からの電源電圧を増幅装置２１
１、プレーヤ２０２、………チユーナ２０ｎに供
給するものである。そして、前記応動接点１６ｂ
がオン状態になると同時に第２図ｃに示すような
ノイズが約50ｍsec間（図中ｔ２間）発生する。
すなわち、応動接点１６ｂから発生するノイズに
より、従来のようにCPU１０からの動作制御信
号が乱れて誤動作に起因するものである。
一方、ハイレベル状態の動作制御信号が供給さ
れる遅延回路１２は、第２図ｄのようにこの動作
制御信号が立ち上がりから安定するまでの間たと
えば数μsec〜10μsec程度の（図中ｔ３）遅延後
に、出力信号を発生する。そして、この出力信号
が入力端Ａに供給される単安定マルチバイブレー
タ１４は、その立ち上がり時d1にトリガーされそ
の出力端Ｑから第２図ｅに示すようなパルス信号
を発生する。そして、このパルス信号は、そのパ
ルス幅間（図中ｔ４）前記CPU１０の保持信号
入力端HLDへ保持信号として入力される。これ
よりCPU１０はその内部のデータバス、アドレ
スバスがフローテイング状態にされると共に、プ
ログラムカウンタが停止されてその内部データを
保持状態にすることにより、たとえ応動接点１６
ｂがオン状態となつて発生するノイズの影響を受
けない状態になる。具体的にこのパルス信号幅
は、前記ノイズが前述のように50ｍsec発生する
場合には約100ｍsecあれば充分であり、これは前
記単安定マルチバイブレータ１４の抵抗RMおよ
びコンデンサCMの値によつて設定することがで
きる。
れる遅延回路１２は、第２図ｄのようにこの動作
制御信号が立ち上がりから安定するまでの間たと
えば数μsec〜10μsec程度の（図中ｔ３）遅延後
に、出力信号を発生する。そして、この出力信号
が入力端Ａに供給される単安定マルチバイブレー
タ１４は、その立ち上がり時d1にトリガーされそ
の出力端Ｑから第２図ｅに示すようなパルス信号
を発生する。そして、このパルス信号は、そのパ
ルス幅間（図中ｔ４）前記CPU１０の保持信号
入力端HLDへ保持信号として入力される。これ
よりCPU１０はその内部のデータバス、アドレ
スバスがフローテイング状態にされると共に、プ
ログラムカウンタが停止されてその内部データを
保持状態にすることにより、たとえ応動接点１６
ｂがオン状態となつて発生するノイズの影響を受
けない状態になる。具体的にこのパルス信号幅
は、前記ノイズが前述のように50ｍsec発生する
場合には約100ｍsecあれば充分であり、これは前
記単安定マルチバイブレータ１４の抵抗RMおよ
びコンデンサCMの値によつて設定することがで
きる。
この状態から各被制御装置の電源スイツチをオ
フさせたい場合には、その装置の電源スイツチを
手動的にオフ状態とする。しかし、この電源スイ
ツチのオフ操作もリモートコントロールしたい場
合には、第３図に示すように設定すれば良い。す
なわち、遅延回路１２の出力端からの出力信号の
立ち下がり時に対応して前記単安定マルチバイブ
レータ１４と同様なパルス幅を有したパルス信号
を発生する単安定マルチバイブレータ１４Ａの入
力端B′に接続する。なお、この単安定マルチバイ
ブレータ１４Ａは入力端A′が接地されている。
そして、両単安定マルチバイブレータ１４，１４
Ａの出力端Ｑ，Q′は２入力オア回路２２の各入
力端にそれぞれ接続し、さらにこのオア回路２２
の出力端を前記CPU１０の保持信号入力端HLD
に接続すれば良い。すなわち、CPU１０の出力
部PRTからの動作制御信号の立ち上がり時およ
び立下がり時によつて発生する出力信号をオア回
路２２を介して保持信号として該CPU１０の保
持信号入力端HLDへ供給し、上述したようにし
てCPU１０を保持状態とするものである。
フさせたい場合には、その装置の電源スイツチを
手動的にオフ状態とする。しかし、この電源スイ
ツチのオフ操作もリモートコントロールしたい場
合には、第３図に示すように設定すれば良い。す
なわち、遅延回路１２の出力端からの出力信号の
立ち下がり時に対応して前記単安定マルチバイブ
レータ１４と同様なパルス幅を有したパルス信号
を発生する単安定マルチバイブレータ１４Ａの入
力端B′に接続する。なお、この単安定マルチバイ
ブレータ１４Ａは入力端A′が接地されている。
そして、両単安定マルチバイブレータ１４，１４
Ａの出力端Ｑ，Q′は２入力オア回路２２の各入
力端にそれぞれ接続し、さらにこのオア回路２２
の出力端を前記CPU１０の保持信号入力端HLD
に接続すれば良い。すなわち、CPU１０の出力
部PRTからの動作制御信号の立ち上がり時およ
び立下がり時によつて発生する出力信号をオア回
路２２を介して保持信号として該CPU１０の保
持信号入力端HLDへ供給し、上述したようにし
てCPU１０を保持状態とするものである。
なお、第３図において第１図と同一構成部分に
は同一符号を付しその詳細な説明は、第１図の場
合に準ずるものとする。
は同一符号を付しその詳細な説明は、第１図の場
合に準ずるものとする。
すなわち、このような自己保持状態を行なう制
御部の誤動作防止装置を受信操作部に用いれば、
たとえ電源オンあるいはオフ指定動作時に大電流
が増幅装置２１１、プレーヤ２０２………チユー
ナ２０ｎに流れてリレー１６の応動接点１６ｂで
大きなノイズが発生してもCPU１０内部のデー
タバス、アドレスに支障をきたすようなことな
く、操作性において確実的なものとなり非常に重
宝なものである。
御部の誤動作防止装置を受信操作部に用いれば、
たとえ電源オンあるいはオフ指定動作時に大電流
が増幅装置２１１、プレーヤ２０２………チユー
ナ２０ｎに流れてリレー１６の応動接点１６ｂで
大きなノイズが発生してもCPU１０内部のデー
タバス、アドレスに支障をきたすようなことな
く、操作性において確実的なものとなり非常に重
宝なものである。
なお、この発明は、リレー１６の応動接点１６
ｂから発生するノイズによる誤動作を防止するた
めのもので、接点１６ｂがオン状態とされた以降
に生じる電源電圧変動は予じめ安定化する必要が
ある。また、発明の一実施例をCPUに適用して
説明したがこれと同等の機能を有するもの全てに
適用することができ、さらに電源スイツチ用とし
てのオン、オフではなくそのほかスピーカ部の信
号オン、オフのように大きな電流に対してノイズ
を発生するようなスイツチ部に適用することがで
きる。このほかこの発明の一実施例において遅延
回路を用いて説明したがCPU１０の応答速度が
速い場合には省略して動作制御信号を直接的に単
安定マルチバイブレータ１４，１４Ａの各入力端
Ａ，B′に与えてもよく、他の部分において要旨を
逸脱しなない範囲で種々変形可能である。
ｂから発生するノイズによる誤動作を防止するた
めのもので、接点１６ｂがオン状態とされた以降
に生じる電源電圧変動は予じめ安定化する必要が
ある。また、発明の一実施例をCPUに適用して
説明したがこれと同等の機能を有するもの全てに
適用することができ、さらに電源スイツチ用とし
てのオン、オフではなくそのほかスピーカ部の信
号オン、オフのように大きな電流に対してノイズ
を発生するようなスイツチ部に適用することがで
きる。このほかこの発明の一実施例において遅延
回路を用いて説明したがCPU１０の応答速度が
速い場合には省略して動作制御信号を直接的に単
安定マルチバイブレータ１４，１４Ａの各入力端
Ａ，B′に与えてもよく、他の部分において要旨を
逸脱しなない範囲で種々変形可能である。
以上、詳述したようにこの発明によれば内部状
態を他の状態になることを禁止し、現在の状態を
保持状態とする保持信号入力端を有した制御部へ
動作を指定する指定信号が入力されると、この制
御部からの動作制御信号の内容に応じて応動する
応動部をして被制御機器の動作状態を切り換える
と共に、その動作制御信号に基づき該制御部の保
持信号入力端に対し前記応動部の接点機構が動作
する所定期間だけ保持信号を供給するようにして
外部のノイズの影響を受けないようにした信頼性
の高い誤動作防止装置を提供することができる。
態を他の状態になることを禁止し、現在の状態を
保持状態とする保持信号入力端を有した制御部へ
動作を指定する指定信号が入力されると、この制
御部からの動作制御信号の内容に応じて応動する
応動部をして被制御機器の動作状態を切り換える
と共に、その動作制御信号に基づき該制御部の保
持信号入力端に対し前記応動部の接点機構が動作
する所定期間だけ保持信号を供給するようにして
外部のノイズの影響を受けないようにした信頼性
の高い誤動作防止装置を提供することができる。
第１図はこの発明に係る制御部の一実施例を示
す誤動作防止装置の回路構成図、第２図ａ〜ｅは
第１図の装置の動作を説明するタイミング図、第
３図はこの発明の誤動作防止装置の他の実施例を
示す回路構成図である。 １０……CPU（演算処理装置）、１４，１４Ａ
……単安定マルチバイブレータ、TR……スイツ
チングトランジスタ、１６……リレー。
す誤動作防止装置の回路構成図、第２図ａ〜ｅは
第１図の装置の動作を説明するタイミング図、第
３図はこの発明の誤動作防止装置の他の実施例を
示す回路構成図である。 １０……CPU（演算処理装置）、１４，１４Ａ
……単安定マルチバイブレータ、TR……スイツ
チングトランジスタ、１６……リレー。
Claims (1)
- １ 指定信号が入力されることにより所定の動作
制御信号を出力すると共に内部の状態を他の状態
になることを禁止し、現在の状態を保持状態とす
る保持信号入力端を有した制御部と、この制御部
からの動作制御信号の内容に応じて被制御機器の
動作状態を切り換える接点機構を有した応動部
と、前記制御部からの動作制御信号に基いて前記
制御部の保持信号入力端に対し前記応動部の接点
機構が動作する所定期間だけ保持信号を供給する
手段とを具備したことを特徴とする制御部の誤動
作防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP539680A JPS56103701A (en) | 1980-01-21 | 1980-01-21 | Preventing device for malfunction of control section |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP539680A JPS56103701A (en) | 1980-01-21 | 1980-01-21 | Preventing device for malfunction of control section |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56103701A JPS56103701A (en) | 1981-08-19 |
| JPS6133201B2 true JPS6133201B2 (ja) | 1986-08-01 |
Family
ID=11609984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP539680A Granted JPS56103701A (en) | 1980-01-21 | 1980-01-21 | Preventing device for malfunction of control section |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56103701A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62186261U (ja) * | 1986-05-09 | 1987-11-26 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63311501A (ja) * | 1987-06-15 | 1988-12-20 | Matsushita Electric Works Ltd | 負荷制御装置 |
| JPH0287201A (ja) * | 1988-09-22 | 1990-03-28 | Toyo Commun Equip Co Ltd | 遠隔制御システムの被制御装置 |
-
1980
- 1980-01-21 JP JP539680A patent/JPS56103701A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62186261U (ja) * | 1986-05-09 | 1987-11-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56103701A (en) | 1981-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6133201B2 (ja) | ||
| US5786717A (en) | System reset device having level controller for opportunely setting system reset status | |
| JPH06236225A (ja) | 電子機器 | |
| JPS6116978B2 (ja) | ||
| JPH0248909Y2 (ja) | ||
| KR0138757B1 (ko) | 전자기기의 전원 제어장치 | |
| JPS58169607A (ja) | リセツト回路 | |
| JPS6122345Y2 (ja) | ||
| JPS6359283B2 (ja) | ||
| JPS62296235A (ja) | 外部割り込み信号制御回路 | |
| JPS6210917Y2 (ja) | ||
| JPH0318988Y2 (ja) | ||
| JP2668492B2 (ja) | 照明制御装置およびリモコン式照明器具 | |
| JPH0713348Y2 (ja) | スピ−カ保護回路 | |
| JPS6341479B2 (ja) | ||
| JPS6325810Y2 (ja) | ||
| JPH073497Y2 (ja) | 記録又は再生装置の信号伝送制御回路 | |
| JPH0338913A (ja) | 半導体集積回路における電源投入時の雑音防止回路 | |
| JPS58131542U (ja) | 音響機器のスリ−プタイマ | |
| JPH01174116A (ja) | バイアス制御回路 | |
| JPH0612506B2 (ja) | 起動方式 | |
| JPS59132240U (ja) | チヤンネル選局装置 | |
| JPS6324579Y2 (ja) | ||
| JPH0445300Y2 (ja) | ||
| JPS60113167U (ja) | ア−ク機器の出力電流制御装置 |