JPS613477A - 半導体受光装置の製造方法 - Google Patents
半導体受光装置の製造方法Info
- Publication number
- JPS613477A JPS613477A JP59123170A JP12317084A JPS613477A JP S613477 A JPS613477 A JP S613477A JP 59123170 A JP59123170 A JP 59123170A JP 12317084 A JP12317084 A JP 12317084A JP S613477 A JPS613477 A JP S613477A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- region
- type
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体受光装置の製造方法、特にガードリング
を備えるアバランシホトダイオードの製造５方法の改良
に関する。
を備えるアバランシホトダイオードの製造５方法の改良
に関する。
光を情報信号の媒体とする光通信その他のシステムにお
いて、光信号を電気信号に変換する半導体受光装置は基
本的な構成要素の一つである０半導体受光装置のうち、
光電流がなだれ降伏によって増倍されるアバランシホト
ダイオード（以下ＡＰＤと略称する）は光検知器の信号
対雑音比を改善する効果が大きい。このなだれ降伏を安
定して発生させる目的でガードリングを設けることが多
いが、とのＡＰＤの特性向上のために製造方法の改善が
要望されている。
いて、光信号を電気信号に変換する半導体受光装置は基
本的な構成要素の一つである０半導体受光装置のうち、
光電流がなだれ降伏によって増倍されるアバランシホト
ダイオード（以下ＡＰＤと略称する）は光検知器の信号
対雑音比を改善する効果が大きい。このなだれ降伏を安
定して発生させる目的でガードリングを設けることが多
いが、とのＡＰＤの特性向上のために製造方法の改善が
要望されている。
例えば光通信用の半導体受光装置としては、波長１．３
乃至１．６５μｍ程度の帯域に適合することが必要であ
る。
乃至１．６５μｍ程度の帯域に適合することが必要であ
る。
第２図（ａ）はこの波長帯域に適合するＡＰＤの１従来
例を示す断面図である。
例を示す断面図である。
図において、２１はｎ＋ＷＩｎＰ基板、２２はｎ型Ｉｎ
ＧａＡｓ光吸収層、２３はＩｌ型ＩｎＰ凰 ２４はｎ型
ＩｎＰ＃に形成されたｐ＋型領領域２５はｐ型ガードリ
ング領域、２６は反射防止膜、２７は保護絶縁膜、２８
はｐ＠Ｊ電極、２９はｎｇｌＱ電極を示す。
ＧａＡｓ光吸収層、２３はＩｌ型ＩｎＰ凰 ２４はｎ型
ＩｎＰ＃に形成されたｐ＋型領領域２５はｐ型ガードリ
ング領域、２６は反射防止膜、２７は保護絶縁膜、２８
はｐ＠Ｊ電極、２９はｎｇｌＱ電極を示す。
このＡＰＤＫｎ側電極２９を正、ｐ側電極２８を負の極
性とする高い逆バイアス電圧を印加して、光吸収層２２
内で入力信号光によって励起された正孔を一次キャリア
とするなだれ降伏をｎ型ＩｎＰ層２３のｐｎ接合近傍で
発生させる。
性とする高い逆バイアス電圧を印加して、光吸収層２２
内で入力信号光によって励起された正孔を一次キャリア
とするなだれ降伏をｎ型ＩｎＰ層２３のｐｎ接合近傍で
発生させる。
ガードリング領域２５は、通常円形であるｐ＋型領領域
２４周囲にこれよりも深く形成されており、前記なだれ
降伏より低い電圧で発生するおそわが多いｐ＋型領領域
２４周辺での降伏を防止することを目的としている。
２４周囲にこれよりも深く形成されており、前記なだれ
降伏より低い電圧で発生するおそわが多いｐ＋型領領域
２４周辺での降伏を防止することを目的としている。
この従来例の如くガードリングを備えたＡＰＤの製造方
法として、従来ｐ＋型領領域４とｐ型ガードリング領域
２５との何れか一方の領域を選択するマスクをｎｆｆ１
”導体＃２３上に設けて、拡散或いはイオン注入法によ
る不純物の導入をそれぞれ別々に行なう方法が多く行な
われている。
法として、従来ｐ＋型領領域４とｐ型ガードリング領域
２５との何れか一方の領域を選択するマスクをｎｆｆ１
”導体＃２３上に設けて、拡散或いはイオン注入法によ
る不純物の導入をそれぞれ別々に行なう方法が多く行な
われている。
この製造方法では２度の不純物導入処理を必要とし、か
つ、不純物濃度、拡散深さ、拡散の横方向の拡がりなど
をそれぞれの場合について厳密に制御する必要がある。
つ、不純物濃度、拡散深さ、拡散の横方向の拡がりなど
をそれぞれの場合について厳密に制御する必要がある。
この問題点に対処するために、ガードリングを埋め込み
成長層によって形成する製造方法が、例えば特開昭５５
−９９７８２によって提供されている。
成長層によって形成する製造方法が、例えば特開昭５５
−９９７８２によって提供されている。
該製造方法によれば、第２図（ｂ）の断面図に示す如く
、半導体に２層３２およびｎ層３３を形成して接合を形
成し、次にこの半導体の表面に、例えばＳｉｎ、を塗布
し、これを適当な方法によって選択的にエツチングして
所望の大きさに残し、マスク３６とする。このマスク３
６を利用し図に示したように、マスク３６に被われてい
ない部分の半導体層をｐｎ接合面３４が露出する以上に
深く−までエツチングする。
、半導体に２層３２およびｎ層３３を形成して接合を形
成し、次にこの半導体の表面に、例えばＳｉｎ、を塗布
し、これを適当な方法によって選択的にエツチングして
所望の大きさに残し、マスク３６とする。このマスク３
６を利用し図に示したように、マスク３６に被われてい
ない部分の半導体層をｐｎ接合面３４が露出する以上に
深く−までエツチングする。
次にこの半導体層上に選択的にエピタキシャル成長を行
なう０このエピタキシャル成長によりマスクを除いた半
導体露出部のみに新たな半導体層３５が成長するが、そ
の不純物濃度、結晶組成などを制御して、この成長層３
５をガードリングとして動作させている。
なう０このエピタキシャル成長によりマスクを除いた半
導体露出部のみに新たな半導体層３５が成長するが、そ
の不純物濃度、結晶組成などを制御して、この成長層３
５をガードリングとして動作させている。
しかしながら該製造方法に従い液相エピタキシャル成長
方法によって形成したガードリングには下記の問題点が
おる。
方法によって形成したガードリングには下記の問題点が
おる。
まず埋め込み成長層の５ｉｎ２マスク３６の近傍に、第
２図（ｃ）に模式的に例示する如く波紋状の起伏３７が
現われるなど、成長層表面のモホロジーが良好でけ々い
。
２図（ｃ）に模式的に例示する如く波紋状の起伏３７が
現われるなど、成長層表面のモホロジーが良好でけ々い
。
これはエピタキシャル成長層に、特に重要な成長界面近
傍において歪を生じ、不均一になっていることの現われ
である。
傍において歪を生じ、不均一になっていることの現われ
である。
半導体受光装置の受光領域は通常円形とされており、埋
め込み成長層の界面は結晶方向が周期的に変化する状態
となっている。これは半導体レーザのストライプ領域を
埋込むエピタキシャル成長とけ大きく異なる点であるが
、この様に結晶方向が変化する面上へのエピタキシャル
成長に９いてはなお問題が多い。
め込み成長層の界面は結晶方向が周期的に変化する状態
となっている。これは半導体レーザのストライプ領域を
埋込むエピタキシャル成長とけ大きく異なる点であるが
、この様に結晶方向が変化する面上へのエピタキシャル
成長に９いてはなお問題が多い。
また前記発明の如く埋め込み成長層全体をガードリング
とすることは、接合容量を極めて大きくする結果となる
。
とすることは、接合容量を極めて大きくする結果となる
。
上述の如く、半導体受光装置の受光領域を埋め込む選択
的エピタキシャル成長は結晶方向が変化する面上へのエ
ピタキシャル成長であるが、受光装置の特性を向上し再
現性を改善するために、埋め込み層の特に界面近傍の結
晶性の改善が必要である。
的エピタキシャル成長は結晶方向が変化する面上へのエ
ピタキシャル成長であるが、受光装置の特性を向上し再
現性を改善するために、埋め込み層の特に界面近傍の結
晶性の改善が必要である。
前記問題点は、半導体基体上側受光領域を被覆するマス
クを設けて、該半導体基体の該領域の周囲を選択的に除
去し、次いで該領域を埋め込む半導体層を液相エピタキ
シャル成長するに際して、前記マスクを窒化シリコンを
用いて形成する本発明による半導体受光装置の製造方法
によ抄解決される。
クを設けて、該半導体基体の該領域の周囲を選択的に除
去し、次いで該領域を埋め込む半導体層を液相エピタキ
シャル成長するに際して、前記マスクを窒化シリコンを
用いて形成する本発明による半導体受光装置の製造方法
によ抄解決される。
本発明においては、受光領域を被覆するマスクを窒化シ
リコンによって形成して、選択的エッチング及び液相エ
ピタキシャル成長を実施する。
リコンによって形成して、選択的エッチング及び液相エ
ピタキシャル成長を実施する。
窒化ンリコン膜けＳｉＯ□膜等よし柔軟性があり、エピ
タキシャル成長層に及ぼすストレスが緩和される。
タキシャル成長層に及ぼすストレスが緩和される。
なお窒化シリコン膜はプラズマ化学気相成長方法によっ
て形成することが望ましく、その厚さは６０ｎｍ以上で
かつ２００ｎｍ以下が望ましい。
て形成することが望ましく、その厚さは６０ｎｍ以上で
かつ２００ｎｍ以下が望ましい。
以下本発明を第１図の工程順断面図に示す実施例により
具体的に説明する。
具体的に説明する。
第１図（ａ）参照
ｎ型ＩｎＰ基板１上に下記の半導体層２〜４を連続して
エピタキシャル成長する。２は不純物濃度Ｉ Ｘ １０
”ｃｍ−３＋厚さ２μｍ程度のｎ型ＩｎＧａＡｓ層、３
はこれと同等の不純物濃度で厚さ０５μｍ程度のｎ型Ｉ
ｎＧａＡｓＰ層、４も同等の不純物濃度で厚さ３μｍ程
度のｎ型ＩｎＰ層である。
エピタキシャル成長する。２は不純物濃度Ｉ Ｘ １０
”ｃｍ−３＋厚さ２μｍ程度のｎ型ＩｎＧａＡｓ層、３
はこれと同等の不純物濃度で厚さ０５μｍ程度のｎ型Ｉ
ｎＧａＡｓＰ層、４も同等の不純物濃度で厚さ３μｍ程
度のｎ型ＩｎＰ層である。
なおＩｎＧａＡｓＰｎＧａＡｓ層２Ａｓ層２からＩｎＰ
ｎ種層の正孔の注入を容易にするために設けている０ 第１図（ｂ）参照 ＩｎＰ層４上に受光領域を被覆す、るマスク５を設ける
。
ｎ種層の正孔の注入を容易にするために設けている０ 第１図（ｂ）参照 ＩｎＰ層４上に受光領域を被覆す、るマスク５を設ける
。
本実施例においては、プラズマ化学気相成長方法によっ
て厚さ約１１００ｎの窒化シリコン膜を形成し、これを
リングラフィ法によってパターニングして、直径約１０
０μｍの円形のマスク５を形成している。
て厚さ約１１００ｎの窒化シリコン膜を形成し、これを
リングラフィ法によってパターニングして、直径約１０
０μｍの円形のマスク５を形成している。
次いでメルトバック又は化学エツチング法等によって、
図に示す如く受光領域の周囲を除去してメサ形とする。
図に示す如く受光領域の周囲を除去してメサ形とする。
この際にｎ型ＩｎＰＭｆ４を例えば０．５μｍ程度残置
する。
する。
第１図（ｃ）参照
埋め込み層として、例えば不純物濃度ｌＸｌ０１！″（
ｍ −’程度のｎ型ＩｎＰ層６を液相エピタキシャル成
長する。このＩｎＰ層６を成長させるＩｎＰｎ種層表面
を劣化させないために、先のメサ形成をメルトバックに
よって行ない、直チにＩｎＰ層６を成長させることが望
ましく、本実施例においては、メルトバックを温度６５
０℃においてＩｎ溶媒中のＩｎＰの未飽和度２℃の溶液
で行ない、連続してＩｎＰ層６の成長を過冷却度５℃の
ＩｎＰのＩｎ溶液によって実施している。
ｍ −’程度のｎ型ＩｎＰ層６を液相エピタキシャル成
長する。このＩｎＰ層６を成長させるＩｎＰｎ種層表面
を劣化させないために、先のメサ形成をメルトバックに
よって行ない、直チにＩｎＰ層６を成長させることが望
ましく、本実施例においては、メルトバックを温度６５
０℃においてＩｎ溶媒中のＩｎＰの未飽和度２℃の溶液
で行ない、連続してＩｎＰ層６の成長を過冷却度５℃の
ＩｎＰのＩｎ溶液によって実施している。
第１図（ｄ）参照
マスク５を除去しマスク７を設けて、アクセプタ不純物
の拡散を行なう。アクセプタ不純物としては例えばカド
ミウム（Ｃｄ ） 、亜鉛（Ｚ’ｎ）等を用いる。
の拡散を行なう。アクセプタ不純物としては例えばカド
ミウム（Ｃｄ ） 、亜鉛（Ｚ’ｎ）等を用いる。
この拡散によって、受光領域のＩｎＰｎ種層埋め込み層
であるＩｎＰＪＭ６とにまたがってｐ型頭域が形成され
るが、ＩｎＰ＃６はｎ型の不純物濃度がＩ Ｘ １０
ｌ５ｃＷＬ−’程度であるために不純物拡散の裾の領域
までがｐ型領域９となり、ガードリングを構成する。
であるＩｎＰＪＭ６とにまたがってｐ型頭域が形成され
るが、ＩｎＰ＃６はｎ型の不純物濃度がＩ Ｘ １０
ｌ５ｃＷＬ−’程度であるために不純物拡散の裾の領域
までがｐ型領域９となり、ガードリングを構成する。
他方ＩｎＰ層４はこれよりは高不純物濃度であるために
受光領域のｐ属領域８は領域９より浅い。
受光領域のｐ属領域８は領域９より浅い。
本実施例においては、はぼ均一な濃度が得られる高濃度
部分を］ Ｘ １０ ’７”以上とし、領域８は約１．
５μｍ、領域９は約２μｍの深さとしてｂる。
部分を］ Ｘ １０ ’７”以上とし、領域８は約１．
５μｍ、領域９は約２μｍの深さとしてｂる。
第１図（社）参照
従来技術によって反射防止膜１０．保護絶縁膜１１、ｐ
側電極１２及びｎ側電極１３を設ける。
側電極１２及びｎ側電極１３を設ける。
以上説明した実施例において、マスク５とする窒化シリ
コン膜をプラズマ化学気相成長方法で形成しているが、
この製造方法によれば既にしばしば報告されている如く
、シリコン及び窒素以外の元素が膜に含まれて柔軟性が
増している。
コン膜をプラズマ化学気相成長方法で形成しているが、
この製造方法によれば既にしばしば報告されている如く
、シリコン及び窒素以外の元素が膜に含まれて柔軟性が
増している。
また窒化シリコン膜の厚さが６０ｎｍ未満である場合に
はこれにピンホールを生ずる可能性が多く、２００ｎｍ
を超える場合には剛性が大きく成長時の熱ひずみによっ
てマスクが割れるなどの障害を招き易い。
はこれにピンホールを生ずる可能性が多く、２００ｎｍ
を超える場合には剛性が大きく成長時の熱ひずみによっ
てマスクが割れるなどの障害を招き易い。
この様な配慮の下で窒化シリコンマスクを用いることに
よって、埋め込み層の不均一、結晶のひずみ及びパター
ンの変形等のないエピタキシャル成長を実現することが
できる。
よって、埋め込み層の不均一、結晶のひずみ及びパター
ンの変形等のないエピタキシャル成長を実現することが
できる。
以上１５４８Ａした如く本発明の製造方法によって、受
光領域を埋め込む半導体層を欠陥なくエピタキシャル成
長することが可能となり、良好なガードリング効果によ
って優れた特性のＡＰＤを提供することができる。
光領域を埋め込む半導体層を欠陥なくエピタキシャル成
長することが可能となり、良好なガードリング効果によ
って優れた特性のＡＰＤを提供することができる。
第１図は本発明の実施例を示す工程順断面図、第２図（
ａ）及び（ｂ）は従来例の断面図、同図（ｃ）はその要
部平面図である。 図において、 ■はｎ型ＩｎＰ基板、 ２はｎ型ＩｎＧａＡａ層、３
はｎ型ＩｎＧａＡｓＰ層、４はｎ型ＩｎＰ層、５は−ｒ
スク、 ６はｎ型ＩｎＰ層、８はｐ型頭域
９はｐ型ガードリング領域、１０は反射防止膜、
１１は保護絶縁膜、１２はｐｆｌｌｌ電極
１３はｎ側電極、を示す。 − 第 １ ■ 第 １ 図 第 ２ 図
ａ）及び（ｂ）は従来例の断面図、同図（ｃ）はその要
部平面図である。 図において、 ■はｎ型ＩｎＰ基板、 ２はｎ型ＩｎＧａＡａ層、３
はｎ型ＩｎＧａＡｓＰ層、４はｎ型ＩｎＰ層、５は−ｒ
スク、 ６はｎ型ＩｎＰ層、８はｐ型頭域
９はｐ型ガードリング領域、１０は反射防止膜、
１１は保護絶縁膜、１２はｐｆｌｌｌ電極
１３はｎ側電極、を示す。 − 第 １ ■ 第 １ 図 第 ２ 図
Claims (3)
- （１）半導体基体上に受光領域を被覆するマスクを設け
て、該半導体基体の該領域の周囲を選択的に除去し、次
いで該領域を埋め込む半導体層を液相エピタキシャル成
長するに際して、前記マスクを窒化シリコンを用いて形
成することを特徴とする半導体受光装置の製造方法。 - （２）前記マスクに用いる窒化シリコンを、プラズマ化
学気相成長方法によって堆積することを特徴とする特許
請求の範囲第１項記載の半導体受光装置の製造方法。 - （３）前記マスクの厚さを６０ｎｍ以上でかつ２００ｎ
ｍ以下とすることを特徴とする特許請求の範囲第２項記
載の半導体受光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59123170A JPS613477A (ja) | 1984-06-15 | 1984-06-15 | 半導体受光装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59123170A JPS613477A (ja) | 1984-06-15 | 1984-06-15 | 半導体受光装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613477A true JPS613477A (ja) | 1986-01-09 |
Family
ID=14853911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59123170A Pending JPS613477A (ja) | 1984-06-15 | 1984-06-15 | 半導体受光装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613477A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57136319A (en) * | 1981-02-17 | 1982-08-23 | Toshiba Corp | Selective growing method for crystal |
| JPS5891687A (ja) * | 1981-11-26 | 1983-05-31 | Fujitsu Ltd | 受光素子の製造方法 |
-
1984
- 1984-06-15 JP JP59123170A patent/JPS613477A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57136319A (en) * | 1981-02-17 | 1982-08-23 | Toshiba Corp | Selective growing method for crystal |
| JPS5891687A (ja) * | 1981-11-26 | 1983-05-31 | Fujitsu Ltd | 受光素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4904608A (en) | Pin photodiode having a low leakage current | |
| EP0043734B1 (en) | Avalanche photodiodes | |
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| US5157473A (en) | Avalanche photodiode having guard ring | |
| US4949144A (en) | Semiconductor photo-detector having a two-stepped impurity profile | |
| EP0156156A1 (en) | Avalanche photodiodes | |
| JPH08242016A (ja) | フォトダイオードの製造方法 | |
| US7259439B2 (en) | Semiconductor photodetector and its production method | |
| JPH0824199B2 (ja) | 半導体受光素子の製造方法 | |
| CA2007670C (en) | Semiconductor photodetector device and method of manufacturing the same | |
| JP4765211B2 (ja) | ｐｉｎ型受光素子 | |
| US7009224B2 (en) | Metamorphic long wavelength high-speed photodiode | |
| KR100509355B1 (ko) | 포토 다이오드의 구조 및 제조 방법 | |
| KR100197134B1 (ko) | 애벌런치 포토다이오드 및 그의 제조방법 | |
| JPS613477A (ja) | 半導体受光装置の製造方法 | |
| US6787818B2 (en) | Diffused junction photodetector and fabrication technique | |
| JP3074574B2 (ja) | 半導体受光素子の製造方法 | |
| CA1298640C (en) | Avalanche photodiodes and methods for their manufacture | |
| JP2004179404A (ja) | 半導体受光装置およびその製造方法 | |
| JPS6248079A (ja) | 半導体受光素子 | |
| JPS6138872B2 (ja) | ||
| JPS6328349B2 (ja) | ||
| JPH02253666A (ja) | 半導体受光素子 | |
| JPS6222475B2 (ja) | ||
| JPH0241185B2 (ja) |