JPS6137660B2 - - Google Patents
Info
- Publication number
- JPS6137660B2 JPS6137660B2 JP53154530A JP15453078A JPS6137660B2 JP S6137660 B2 JPS6137660 B2 JP S6137660B2 JP 53154530 A JP53154530 A JP 53154530A JP 15453078 A JP15453078 A JP 15453078A JP S6137660 B2 JPS6137660 B2 JP S6137660B2
- Authority
- JP
- Japan
- Prior art keywords
- mask register
- port mask
- access
- devices
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は、情報処理装置におけるポートマスク
方式に関する。
方式に関する。
情報処理装置において、第１図に示すような複
数の装置からアクセスされ得る装置（装置Ａとす
る）はある期間は特定の装置、例えば装置Ｘから
のみアクセスされるという運用形態が多い。この
ような場合には、無用の外乱を避けるためにその
他の装置、例えば装置Ｙからのアクセスを無効と
するような手段が取られる。
数の装置からアクセスされ得る装置（装置Ａとす
る）はある期間は特定の装置、例えば装置Ｘから
のみアクセスされるという運用形態が多い。この
ような場合には、無用の外乱を避けるためにその
他の装置、例えば装置Ｙからのアクセスを無効と
するような手段が取られる。
これは、装置Ｘ，Ｙと装置Ａとの間のインタフ
エース上に物理的なスイツチまたはマスクレジス
タを設け、それを手動またはプログラムで制御す
ること等により実現される。例えばプログラム制
御の場合には、その装置を占有したい側、例えば
装置Ｘからコマンド等を使つてスイツチまたはマ
スクレジスタを設定することが多い。
エース上に物理的なスイツチまたはマスクレジス
タを設け、それを手動またはプログラムで制御す
ること等により実現される。例えばプログラム制
御の場合には、その装置を占有したい側、例えば
装置Ｘからコマンド等を使つてスイツチまたはマ
スクレジスタを設定することが多い。
ところが従来装置では、装置Ｘが装置Ａを占有
したまま障害を起すと、占有が解除されなくな
り、他の装置Ｙからアクセスしたくてもできない
という事態になることがあつた。占有を解除する
ためには、手動で装置Ａをイニシヤライズしたり
する等の面倒な手続きを必要としていた。
したまま障害を起すと、占有が解除されなくな
り、他の装置Ｙからアクセスしたくてもできない
という事態になることがあつた。占有を解除する
ためには、手動で装置Ａをイニシヤライズしたり
する等の面倒な手続きを必要としていた。
そこで本発明の目的は上記のような障害が発生
したときポートマスクのデツドロツクを防止する
ことができるポートマスク方式を提供することに
ある。
したときポートマスクのデツドロツクを防止する
ことができるポートマスク方式を提供することに
ある。
前記目的を達成するために本発明によるポート
マスク方式は情報処理システムにおける複数の装
置からアクセスされ得る装置において、前記複数
の装置からのアクセスの有効／無効を指定するポ
ートマスクレジスタと、そのポートマスクレジス
タがすべてのアクセスを無効とするように指定さ
れている状態を検出する手段と、前記状態を検出
した場合に前記ポートマスクレジスタの内容を変
更する手段とを含み、前記複数の装置のうち特定
の装置からのアクセスを有効とし、他のすべての
装置からのアクセスを無効となし、前記特定の装
置に障害が生じたとき前記ポートマスクレジスタ
の内容のすべてを一旦有効とするようにしてあ
る。
マスク方式は情報処理システムにおける複数の装
置からアクセスされ得る装置において、前記複数
の装置からのアクセスの有効／無効を指定するポ
ートマスクレジスタと、そのポートマスクレジス
タがすべてのアクセスを無効とするように指定さ
れている状態を検出する手段と、前記状態を検出
した場合に前記ポートマスクレジスタの内容を変
更する手段とを含み、前記複数の装置のうち特定
の装置からのアクセスを有効とし、他のすべての
装置からのアクセスを無効となし、前記特定の装
置に障害が生じたとき前記ポートマスクレジスタ
の内容のすべてを一旦有効とするようにしてあ
る。
上記方式によればポートマスクレジスタがいつ
たんリセツトされた後、直ちにあるポートのアク
セスを再び無効とするように設定することが可能
となる。
たんリセツトされた後、直ちにあるポートのアク
セスを再び無効とするように設定することが可能
となる。
以下、図面等を参照して本発明方式をさらに詳
しく説明する。
しく説明する。
各々の装置は第１図に示すように接続され、装
置Ａが本発明によるポートマスク方式の機能を持
つているものとする。
置Ａが本発明によるポートマスク方式の機能を持
つているものとする。
そしていま、装置Ａは装置Ｘに占有され、装置
Ｙから装置Ａへのアクセスは禁止されているもの
とする。このときのポートマスクレジスタはたと
えば第２図ａのうになつている。
Ｙから装置Ａへのアクセスは禁止されているもの
とする。このときのポートマスクレジスタはたと
えば第２図ａのうになつている。
この第２図ａでビツト０は装置Ｘ、ビツト１は
装置Ｙへのマスクビツトをそれぞれ示しておりビ
ツトが１のときアクセスを禁止されているものと
している。
装置Ｙへのマスクビツトをそれぞれ示しておりビ
ツトが１のときアクセスを禁止されているものと
している。
なおアクセスの有効、無効を示す方法として特
にこの方法だけに限定されるわけではない。
にこの方法だけに限定されるわけではない。
ここで装置Ｘに障害（たとえば電源断）が発生
したものとする。
したものとする。
この障害は装置Ｘと装置Ａとの間のインタフエ
ース線を経由して装置Ａへ伝えられポートマスク
レジスタのビツト０を１にするものとする。
ース線を経由して装置Ａへ伝えられポートマスク
レジスタのビツト０を１にするものとする。
するとポートマスクレジスタはすべてのポート
をマスクしたことになり、すべての装置からのア
クセスを無効とする状態が本発明による手段によ
り検出され、その結果ポートマスクレジスタの内
容は、本発明による手段により０にリセツトされ
る。
をマスクしたことになり、すべての装置からのア
クセスを無効とする状態が本発明による手段によ
り検出され、その結果ポートマスクレジスタの内
容は、本発明による手段により０にリセツトされ
る。
ところが装置Ｘの障害を示すインタフエース線
はそのままなので、マスクレジスタのビツト０は
直ちに１になる。（第２図ｂ） 従つて装置Ｙからのアクセスが有効となり、装
置Ｙは装置Ａを使用することができるようにな
る。
はそのままなので、マスクレジスタのビツト０は
直ちに１になる。（第２図ｂ） 従つて装置Ｙからのアクセスが有効となり、装
置Ｙは装置Ａを使用することができるようにな
る。
第３図に本発明方式に従つて構成した回路の一
実施例を示す。
実施例を示す。
プログラムのコマンド指定による、あるいはイ
ンタフエース線の状態によるマスクビツトの設定
は制御回路１０１の制御のもとにポートマスクレ
ジスタ１０２に対して行なわれる。ポートマスク
レジスタ１０２の出力はアクセスの有効／無効の
ために使用される（図示されていない）と同時
に、論理積１０３に入力される。
ンタフエース線の状態によるマスクビツトの設定
は制御回路１０１の制御のもとにポートマスクレ
ジスタ１０２に対して行なわれる。ポートマスク
レジスタ１０２の出力はアクセスの有効／無効の
ために使用される（図示されていない）と同時
に、論理積１０３に入力される。
論理積１０３の出力はすべてのマスクビツトが
１のとき、すなわちすべての装置からのアクセス
を無効とするときに１になり、単安定素子１０４
を駆動する。単安定素子１０４は、マスクリセツ
ト信号１５０を出力し、この出力はポートマスク
レジスタ１０２のすべてのビツトを０にリセツト
するのに使用される。
１のとき、すなわちすべての装置からのアクセス
を無効とするときに１になり、単安定素子１０４
を駆動する。単安定素子１０４は、マスクリセツ
ト信号１５０を出力し、この出力はポートマスク
レジスタ１０２のすべてのビツトを０にリセツト
するのに使用される。
本発明は以上説明したようにポートマスクレジ
スタと、それがすべてマスク状態にあることを検
出する手段と、その状態にあるときポートマスク
レジスタをリセツトする手段を備えることにより
ポートマスクレジスタのデツドロツク状態を防止
できる効果がある。
スタと、それがすべてマスク状態にあることを検
出する手段と、その状態にあるときポートマスク
レジスタをリセツトする手段を備えることにより
ポートマスクレジスタのデツドロツク状態を防止
できる効果がある。
第１図は本発明を説明するための装置の構成例
を示す図、第２図はポートマスクレジスタの一例
を示す図、第３図は本発明方式に従つて構成した
回路の一実施例を示す回路図である。 １０１…ポートマスクレジスタ制御回路、１０
２…ポートマスクレジスタ、１０３…論理積、１
０４…単安定素子。
を示す図、第２図はポートマスクレジスタの一例
を示す図、第３図は本発明方式に従つて構成した
回路の一実施例を示す回路図である。 １０１…ポートマスクレジスタ制御回路、１０
２…ポートマスクレジスタ、１０３…論理積、１
０４…単安定素子。
Claims (1)
- １ 情報処理システムにおける複数の装置からア
クセスされ得る装置において、前記複数の装置の
各々からのアクセスの有効／無効を指定するポー
トマスクレジスタと、このポートマスクレジスタ
がすべてのアクセスを無効とするように指定され
ている状態を検出する手段と、前記状態を検出し
た場合に前記ポートマスクレジスタの内容を変更
する手段とを含み、前記複数の装置のうち特定の
装置からのアクセスを有効とし、他のすべての装
置からのアクセスを無効となし前記特定の装置に
障害が生じたとき前記ポートマスクレジスタの内
容のすべてを一旦有効とするようにしたポートマ
スク方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15453078A JPS5580138A (en) | 1978-12-12 | 1978-12-12 | Port mask system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15453078A JPS5580138A (en) | 1978-12-12 | 1978-12-12 | Port mask system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5580138A JPS5580138A (en) | 1980-06-17 |
| JPS6137660B2 true JPS6137660B2 (ja) | 1986-08-25 |
Family
ID=15586263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15453078A Granted JPS5580138A (en) | 1978-12-12 | 1978-12-12 | Port mask system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5580138A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2503287B2 (ja) * | 1990-04-05 | 1996-06-05 | 富士通株式会社 | 生存確認機能を持つ複合計算機 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5311418B2 (ja) * | 1973-09-26 | 1978-04-21 |
-
1978
- 1978-12-12 JP JP15453078A patent/JPS5580138A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5580138A (en) | 1980-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07168741A (ja) | ウォッチドッグタイマ装置 | |
| JPS6137660B2 (ja) | ||
| JPH11338833A (ja) | マルチプロセッサ型コントローラ及びスケーラブルコントローラシステム | |
| JPH0644209B2 (ja) | バス変換装置 | |
| JPH05173886A (ja) | 書込み装置 | |
| JPS63250753A (ja) | メモリアクセスチエツク方式 | |
| JPH07120343B2 (ja) | マルチプロセッサシステム | |
| JPS6336546B2 (ja) | ||
| JP2990800B2 (ja) | 割込み処理装置 | |
| JP2630019B2 (ja) | 情報処理システムにおける診断プロセッサと被診断装置との間の診断パス接続構造 | |
| JPH04101239A (ja) | 情報処理装置のデバッグ方式 | |
| SU873243A1 (ru) | Устройство дл обработки прерываний | |
| JPH0359708A (ja) | 接続制御装置 | |
| JPS6347842A (ja) | 増設入出力装置の割込み方式 | |
| JPS62120536A (ja) | コンソ−ルインタフエ−ス | |
| JPS62182960A (ja) | 入出力制御装置の接続検知装置 | |
| JPH0131224B2 (ja) | ||
| JPH04338835A (ja) | 割込制御回路 | |
| JPS5911425A (ja) | マイコン応用システムにおけるバス・コントロ−ル回路 | |
| JPH0772882B2 (ja) | 共通メモリ保護方式 | |
| JPS5826399A (ja) | メモリ制御装置 | |
| JPH02238547A (ja) | 割込み制御方式 | |
| JPS62279430A (ja) | 情報処理装置 | |
| JPS621042A (ja) | 電子計算機 | |
| JPH05257516A (ja) | 数値制御装置 |