JPS6138665B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、各種の回線を収容し、種々の処理を
行なう処理装置信号において、各回線の信号方式
の処理の改良に関するものである。

現在、種々の回線を収容し、その回線からのデ
ータを受信し、各種の処理を行なう装置、例えば
データ通信における通信制御装置やデータ交換機
等においては、収容する回線種類が多く、そのた
め各回線個有の信号方式に従がい各種の処理を実
行しなければならない。例えば現在多用されてい
るテレツクス回線の信号方式には国際電信電話諮
問委員会（CCITT）勤告のＵ１，Ｕ１１，Ｕ１
２、等の信号方式があり、またデータ端末用には
×20、×21等の信号方式がある。

これらの信号方式を処理するための従来の方法
の一例を図を用いて説明する。第１図は種々の回
線、信号方式を処理する装置構成例を示したもの
である。１は中央処理装置２からの指示に基づき
各種の回線を処理する信号処理装置である。

２は信号処理装置１を制御する中央処理装置で
あり、通常はプログラム制御の装置である。つぎ
に信号処理装置１の内部構成例を説明する。

信号処理装置１は大きく分けて２つの部分より
構成されている。すなわち、各回線とのデータの
送受信を行なうため、受信文字の組立や送信文字
の分解の制御を主に行なう回線制御部３と中央処
理装置２との情報転送制御を行なうインタフエー
ス制御部４である。

つぎに回線制御部３の構成例を説明する。５は
加入者回線、中継線等信号処理装置１が収容する
各種回線である。６は収容回線５のうち任意の１
本を選択する走査装置である。７は各回線毎に中
央処理装置２からのオーダを格納したり、送受信
処理を行なつている場合の中間情報を格納するラ
インメモリ、１２はラインメモリより読み出した
内容を一時ラツチするラツチレジスタであり、８
はラインメモリ７より読み出された内容と走査装
置６より選ばれた回線からの受信データ等によ
り、種々の処理を行なう演算部である。この演算
部８の構成は収容する回線の種類や信号処理装置
１と中央処理装置２との機能分担により異なり、
通常ランダムロジツク構成となる。

９はラインメモリ制御回路であり、中央処理装
置２からのオーダをインタフエース制御部４を介
して受信し、該当する回線対応のラインメモリ７
の領域に書き込んだり、演算部８での中間処理結
果の格納および演算部８である回線を処理するた
めに、該当する回線の情報の読み出し制御等を行
なう。１０はレジスタキユと呼ばれるもので、フ
アーストイン、フアーストアウトのキユーであ
る。このレジスタ１０には後述するが、演算部８
で組上つた文字や回線の状態即ちステータス等が
格納される。１１はレジスタキユー１０を制御す
るレジスタキユー制御回路であり、ヘツドポイン
タテイルポインタ等を有する回路で周知の回路構
成である。

第２図はラインメモリ７のフオーマツト例を示
したものであり、中央処理装置２からのオーダ３
３等を格納するコントロールパート３１と中間情
報例えば受信文字を一時蓄積するアセンブリバツ
フア３６、該回線が調歩式端末用回線などの場
合、多点サンプリングを行なうが、この多点サン
プリング数を計数し、１ビツトの識別を行なうサ
ンプリングカウンタ３４、および１文字のビツト
数の計数を行なうビツトカウンタ３５等を格納す
るワークパート３２により構成される。第３図は
レジスタキユーのフオーマツト例を示したもので
あり、受信したデータあるいは調歩エラやパリテ
イエラ等回線の状態ステータスを格納する領域４
１〜４８，および４１〜４８に格納した内容がデ
ータかステータスかを示すフラグ４９、またこれ
らを検出した回線の番号を示すラインナンバ５０
等により構成される。

つぎにこの従来装置における処理動作をテレツ
クス信号方式Ｕ１１の場合を例にとり説明する。
第４図においては発局から発呼を処理する場合の
信号方式および相手局へ呼出しを行ない、その応
答を処理する場合の信号方式を示してある。まず
発呼の場合、発局よりC20，C20，COT，COTC
の順で文字が送信されてくる。この文字を受信す
る信号処理装置１では、該回線に対応するライン
メモリ７のオーダ部３３にはキヤラクタ受信のオ
ーダが中央処理装置２より書込まれており、走査
装置６が該回線を走査するとき、ラインメモリ制
御回路９はラインメモリ７より該回線に関する情
報を読み出し、演算部８はオーダ部３３と中間情
報３２および回線からの受信データにより文字を
組立てる。例えばC20の文字が組立完了すると、
演算部８はレジスタキユー１０に該回線の回線番
号５０と受信した文字４１〜４８およびフラグ４
９にデータを受信したことを示すフラグをレジス
タキユーコントロール１１を起動しレジスタキユ
ー１０に格納する。以後同様にC20，COT…等受
信した文字を順次レジスタキユー１０に格納して
ゆく。中央処理装置２はレジスタキユー１０より
これら書込まれた内容を順次読みとる。中央処理
装置２内のプログラムは、これら受信データを逐
次識別し、発呼のシーケンスであるか否かを１つ
の文字を受信する毎に判断し定つた文字のシーケ
ンスを検出することにより、“発呼”という判断
を下す。被呼中継線の場合もこの動作は全く同様
である。

このように従来は信号処理装置１は文字の受
信、また中央処理装置２と中央処理装置内のソフ
トウエアは、信号処理装置１が受信した文字を識
別し、それらのシーケンスを判断し回線の処理を
行なつている。

このため、収容回線数が多く、また、信号方式
の種類が多くなると、ソフトウエアは各回線毎の
状態を管理せねばならず、その状態数の増大を招
き、さらにこれらの処理は呼処理プログラムで行
なうため、ダイナミツクステツプ数が増加する。
よつてソフトウエアは複雑となり、ソフトウエア
の作成が困難となると同時に処理能力も低下して
しまう。

本発明の目的は、上記した従来技術の欠点をな
くし、中央処理装置内のソフトウエアの構成を簡
単化させることにより、ソフトウエアの作成を容
易にさせ、さらには処理能力の向上もはかれる信
号処理装置を提供するにある。

本発明は各収容回線に共通なプールメモリとそ
の制御回路を従来の信号処理装置に設置すること
が主な特徴であり、このプールメモリに予め予想
される信号文字の組み合せおよび文字の組合せを
信号処理装置が検出したとき中央処理装置に報告
する内容を中央処理装置が書き込んでおく。また
信号処理装置を制御するための制御語等を格納す
るメモリには、信号処理装置が文字組立を完了し
たとき受信文字とプールメモリとの内容を比較す
るプールメモリのアドレスを予め中央処理装置よ
り書き込んでおく。信号処理装置は１文字組立完
了するごとに前記アドレスによりプールメモリの
内容を読み出し、受信した文字と比較し、一致し
ておけば前記アドレスを更新する。不一致を検出
すれば中央処理装置より書込まれた前記アドレス
に戻す。この動作を繰返し、一連の文字の組合せ
を検出したらプールメモリに書込まれている報告
情報をレジスタキユーに書き込むことにより、一
連の文字の組合せを検出したことを中央処理装置
に報告するものである。

次に本発明を図面を用いて説明する。第５図は
本発明を適用した信号処理装置の一実施例であ
る。同図において５２は第１図の中央処理装置
２、５４はインタフエース制御部４、５５は回線
５、５６は走査装置６、５９はラインメモリコン
トローラ９と同様な構成であるので説明は省略す
る。５１は信号処理装置、５３は回線処理部であ
る。５７は第１図のラインメモリ７と同様な構成
ではあるが、その内容が異なる。５８も第１図の
８と同様ランダムロジツクの演算部であるが、第
１図と処理が異なるところがある。６２は本発明
によるプールメモリであり、その内容は後述す
る。６３は演算部からの起動によりプールメモリ
の読み出しやインタフエース制御部５４を経由し
て中央処理装置５２からの書込みを行なうプール
メモリコントローラである。６４は通常演算部５
８に含まれるものであるが、演算部５８で組上つ
た文字とプールメモリコントローラ６３により読
み出された内容との一致、不一致を検出する周知
の照合回路である。

第６図はプールメモリのフオーマツト例であ
る。プールメモリはキヤラクタ部６５とキヤラク
タリンケージ部６６により構成される。キヤラク
タ部６５の内容は演算部５８で文字組立が完了し
たとき中央処理装置５２より予め指定されたプー
ルメモリ６２のアドレスの内容を読み出し、組合
つた文字との照合を行なう内容および中央処理装
置５２に報告する内容である。第６図では組上つ
た文字と照合するプールメモリ６２の内容には４
通りある場合であり、信号処理装置に要求される
機能により何通りでも構成でかきることは述べる
までもない。キヤラクタリンケージ部６６は演算
部で文字が組上り、プールメモリと内容を比較し
た結果一致するならば、さらに次に組合つた文字
と比較するか否かを示すものである。第６図の場
合“１”が演算部で組上がる文字とメモリプール
の次のアドレスの内容とを比較することを示し、
“０”はもうこれ以上比較する必要がない、即ち
一連の文字の組合せを検出したことを示し、次の
メモリプールのアドレスの内容を中央処理装置５
２に報告することを示している。

例えば、演算部５８で組合つた文字の内容が
CHA１とすると、第６図のCHA１６７と内容が
一致する。またキヤラクタリンケージ部６６が
“１”であるから、引きつづき文字の照合を行な
う。即ち演算部５８で次の文字が組上がると、メ
モリプールの次のアドレスのキヤラクタ部６５と
内容照合を行なう。もし次の文字がCHA２であ
ればメモリプールの内容CHA２，６８と一致す
る、しかもこの場合、キヤラクタリンケージ部６
６が“０”であるから、これ以上文字の照合を行
なう必要がなく、次のメモリプールの内容、即ち
EVTA６９を中央処理装置に報告することを示し
ている。

第７図は本発明に関係するラインメモリ５７の
メモリフオーフツトの１部の例を示したものであ
る。同図においてオーダ部８０は第２図のオーダ
部３３と同一内容であり、ビツトカウンタ７２は
３３と、サンプリングカウンタ７１は３４とまた
アセンブリバツフア７０は３６と同一内容である
ので説明は省略する。７９は演算部５８で文字が
組上つたときプールメモリ６２と内容を照合する
場合のプールメモリ６２のアドレスを示してお
り、あらかじめ中央処理装置５２より書込まれ
る。７８はカウンタであり、演算部５８で文字が
組上がり、プールメモリ６２の内容と比較し、内
容が一致した場合に次の文字組上がり時にプール
メモリ６２の次のアドレスの内容と比較するた
め、番地の更進を行なうためのものであり、プー
ルメモリアドレス７９とカウンタ７８の内容によ
りプールメモリ６２の読み出しが行なわれる。７
３〜７６はフラグであり、演算部５８と組上つた
文字とプールメモリアドレス７９およびカウンタ
７８で示されるプールメモリ６２のアドレスの内
容と一致した場合に、例えば“１”のフラグをた
てる。第７図の例は、第６図のプールメモリと対
応しており、第６図におけるCHA１，６７、
CHA２，６８…の内容と一致していればSA７３
のフラグをたてる。７７はワークビツトであり、
順次、受信文字とプールメモリ６２の最終の内
容、即ちキヤラクタリンケージ部が“０”である
内容とが一致し、中央処理装置５２へプールメモ
リ６２の次のアドレスに格納されている報告内
容、例えば第６図におけるEVTA６９を報告する
ことを意味する。この場合演算部５８はワークビ
ツト７７とフラグ７３〜７６で立つているフラグ
に対応するプールメモリ６２の内容をレジスタキ
ユー６０に積み込む。例えばワークビツト７７と
フラグSA７３が立つていれば、プールメモリア
ドレス７９およびカウンタ７８で示されるプール
メモリの内容、即ち第６図でいえばEVTA６９を
意味し、このEVTA６９の内容がレジスタキユー
６０に積み込まれる。

次に本発明による信号処理装置の動作例を説明
する。通常、信号処理装置の演算部５８は、前述
したようにランダムロジツク構成であるばかりで
なく、内部の回路が各種の処理で多重使用される
が、本発明のみに関与する部分を抽出した信号処
理装置の構成例を第８図に示す。

また本発明をよりわかりやすくするため、１組
の連続文字の組合せのみを検出するケースを説明
する。この場合１種類の連続文字の組合せしか検
出しないから、プールメモリ６２の内容は第６図
においてキヤラクタ部６５はCHA１，６７、
CHA２，６８EVT６９……およびキヤラクタリ
ンケージは“１”、“０”、“０”の１列しかない。
５８は演算部であり、本発明に関係する部分のみ
を示してある。１０２はラツチレジスタであり、
本発明に関与する部分のみを示した。今、連続す
るCHA１とCHA２の文字を検出したら中央処理
装置５２にEVTA６９の報告を行なう動作を信号
処理装置５１が行なうものとする。この場合プー
ルメモリ６２の固定番地には連続してCHA１，
CHA２，EVTAを、また、ラインメモリ５７の
プールメモリアドレスフイールド７９にはこのプ
ールメモリの固定番地の先頭番地が書込まれてい
る。

また、カウンタ部７９には“０”の内容、ワー
クビツト７７も“０”の内容が書込まれている。
ある回線からの受信データが一文字に達すると、
ラインメモリ５７には、一文字のデータが一時格
納され、そのデータがラツチレジスタ１０２のア
センブリバツフア部１１０に読み出される。この
とき、演算部５８はプールメモリ６２に照合すべ
き文字が格納されている先頭番地、即ちプールメ
モリアドレス１１１とカウンタ（この場合は０）
１１２の内容で示される番地のプールメモリ６２
の内容を読み出す。なおこの場合第８図のゲート
１１３で示してあるように中央処理装置５２から
のアクセスを禁止する。プールメモリ６２からの
読み出しデータと組合つたデータとの一致は照合
回路６４で判定し、CH１と一致しておれば照合
回路からの出力結果によりカウンタ１１２の内容
を＋１回路１１４で＋１の演算を行なう。またこ
の場合キヤラクタリンケージ６６は１であるか
ら、次に組上がる文字との照合を行なうため、プ
ールメモリアドレスは１１１の内容をそのまま、
カウンタ１１２は＋１した結果を、フラグ１１５
は“１”を、ワークビツト１１６は“０”の内容
に演算部５８は処理を行ない、ラインメモリコン
トローラ５９の動作により、これらの内容をライ
ンメモリ５７に格納する。

再び次の文字が組上がると、演算部は前述した
のと同様にプールメモリ６２から照合すべき内容
を読み出す。この場合カウンタ１１２は＋１され
た内容であるから、プールメモリ６２のアクセス
番地は前回の番地に＋１が行なわれたものとなつ
ている。ここで再び照合回路６４により照合を行
ない、一致していなければ、カウンタ１１２の内
容を“０”とし、ラインメモリ５７に書き込むこ
とにより一連の文字が検出されなかつたものとし
て再びふり出しに戻り、同様な動作を繰り返す。
また一致しているならば、この場合キヤラクタリ
ンケージ部６６が“０”であるから、一連の文字
を検出したとゲート１１７で判断し、カウンタ部
１１２の内容に＋１を行つた結果をまたアクセス
ビツト１１６には“１”をラインメモリ５７に書
込む。

次のサイクルで再び該回線に対するラインメモ
リ５７の内容が読み出された場合、このときアク
セスビツトが“１”となつており、プールメモリ
６２から読み出された内容、即ちEVTAの内容が
ゲート１１８を経由し、レジスタキユーコントロ
ーラ６１により、レジスタキユー６０に書込まれ
る。この内容は、中央処理装置４２からのレジス
タキユ走査により、中央処理装置５２に読み取ら
れ、ソフトウエアには該回線でCHA１，CHA２
の一連の文字を検出したことが報告される。

例えば第４図のテレツクスＵ１１シーケンスに
おいては、ある回線に発呼が生じたことがソフト
ウエアに知らされることになる。

なお、信号処理装置の演算部５８は初期設定を
行なうためカウンタ部１１２の内容は“０”、ま
たアクセスビツト１１６の内容も“０”としてラ
インメモリ５７に書込み、再び同様な処理を実行
する。

以上述べた動作は中央処理装置５２からのオー
ダ、第７図における８０によつて制御されるので
あり、オーダ８０が列の動作を要求しておれば、
信号処理装置は別の動作を行なうことは通常の処
理装置と同様であることは述べるまでもない。

以上述べた様に本発明による信号処理装置では
連続する文字の検出が任意にでき、また、この組
合せの数も自由にとれる。さらには連続する文字
を検出した場合は、その報告内容も任意に行なわ
せることができる。

例えばテレツクス回線を多数収容する信号処理
装置の場合、加入者側から何時通信時分の請求
（例えば“Ｂ”なる文字が４文字連続した場合）
やオペレータコールの要求が来るかわからない。
この場合従来の装置ではソフトウエアは通信中の
全回線の受信文字を常に監視し、各回線の状態を
管理しなければならない。しかし本発明を用いる
ことにより、あらかじめ信号処理装置に検出すべ
き連続文字を各回線に共通なメモリに書き込み、
また報告内容も同時に書き込んでおくことによ
り、時分割多重使用の信号処理装置は全回線の監
視を行ない、中央処理装置に検出した内容に応じ
た報告を各回線毎に行なえる。

このためソフトウエアは、各回線の文字の監視
や状態の管理が全く不要となり、ソフトウエアの
構成は簡単化され、ソフトウエアの作成が容易と
なると同時に中央処理装置の処理能力向上も図る
ことが出来る。

【図面の簡単な説明】

第１図は従来の信号処理装置の構成例、第２図
は従来の信号処理装置におけるラインメモリのメ
モリフオーマツト例、第３図は従来の信号処理装
置におけるレジスタキユのメモリフオーマツト
例、第４図はテレツクス回線のＵ１１信号シーケ
ンス図の一部、第５図は本発明による信号処理装
置の一実施例のブロツク図、第６図は本発明によ
る信号処理装置のプールメモリの一実施例、第７
図は本発明による信号処理装置のラインメモリフ
オーマツトの一実施例、第８図は本発明による信
号処理装置の動作概要を説明するための信号処理
装置の回路図の一部である。 ５１…信号処理装置、５２…中央処理装置、５
３…回線制御部、５４…インタフエース制御部、
５５…回線、５６…走査装置、５７…ラインメモ
リ、５８…演算部、５９…ラインメモリコントロ
ーラ、６０…レジスタキユ、６１…レジスタキユ
コントローラ、６２…プールメモリ、６３…プー
ルメモリコントローラ、６４…照合回路、１０２
…ラツチレジスタ、１１０…アセンブリバツフ
ア、１１１…プールメモリアドレス、１１２…カ
ウンタ、１１３…ゲート回路、１１４…＋１回
路、１１５…フラグSA、１１６…ワークビツ
ト、１１７，１１８…ゲート回路。

Claims (1)

【特許請求の範囲】
1. １ 蓄積プログラム制御の中央処理装置からの指
   示により、多数のデータ回線の各種の処理を時分
   割多重で実行する信号処理装置において、各デー
   タ回線に共通なメモリを設け、該メモリに予め予
   想されるデータ回線からの一連の信号文字の組み
   合せおよび文字の組み合せを信号処理装置が検出
   したとき中央処理装置に報告する情報を書き込ん
   でおき、中央処理装置からの指示により指定され
   たデータ回線からの信号文字を受信する毎に該メ
   モリの所定アドレスに格納されているデータと照
   合し、一致すれば該メモリのアドレスを更新し、
   一連の文字の組み合せを検出したら中央処理装置
   に報告する情報を該メモリより読み出し、中央処
   理装置に転送することを特徴とする信号処理装
   置。