JPS6139129A - リミツタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は９例えば機器を過電圧による破壊から防止す
るための電圧リミッタなどに使用されるリミッタ装置、
特にそのディジタル信号段階においてリミット値を制御
する装置に関するものである。

〔従来技術〕

一般に２進数を演算器により演算した場合その演算器よ
り出力された値がある範囲以内またはある範囲以外の値
を越えるのを防止する方法としては、演算器に入力され
る２進数の値について演算後の値がある範囲を越えない
ようにあらかじめ管理するか、または演算後の値を受け
とる側でソフトウェア的に処理する方法がとられていた
。

しかるに上記従来装置の前者においては演算器の出力値
がある範囲をこえないように入力される２進数をモニタ
しておく必要があり、また後者においては演算器から出
力される値をソフトウェア的に管理しなければならず、
ソフト処理を行うための遅延時間が必要となり、２進数
を与えてから演算結果が出力されるまでの時間が多くか
かるという欠点があった。

〔発明の概要〕

この発明は、かかる欠点を改善する目的でなされたもの
で演算器の後に演算器の出力する演算結果と外部から与
えられた第１の制御信号が一致した時のみ一致信号を出
力子る第１の一致回路と。

上記演算器の出力と第２の制御信号が一致した時のみ一
致信号を出力する第２の一致回路と、これら２つの一致
回路から出力される出力信号および前記演算器から出力
される演算結果の符号を示す信号により前記演算器から
出力される演算結果または第３の制御信号または第４の
制御信号のうちのいずれかひとつのみを切換え出力する
選択器を用いることにより入力される演算前の管理が不
用であり、また２進数な与えてから結果が出力されるま
での遅延時間が短かく、また入力される４種の制御信号
をそれぞれ変えることにより出力可能な値の範囲を任意
に設定できるリミッタ装置を提案するものである。

〔発明の実施例〕

第１図はこの発明の一実施例を示す構成図であり、（ハ
）および←）は入力される２進数、（−ラおよびに）は
出力する演算結果の範囲を決定する第１の制御信号およ
び第２の制御信号、に）および（へ）は出力する演算結
果の制限値を与える第３の制御信号および第４の制御信
号、（ト）は演算結果の符号を与える信号、（ト）は不
装置より出力される出力信号、（１）は２進数０）およ
び＠な入力しその演算結果を２の補数表示で出力する演
算器？　　（２ａ）は演算器（１）の演算結果と第１の
制御信号ｒ−ｔが一致した時のみ一致信号を出力する一
致回路、　　（２ｂ）は演算器（１）の演算結果と第２
の制御信号が一致した時のみ一致信号を出力する一致回
路、（３）は演算器（１）の演算結果の符号を示す信号
（ト）および一致回路（２ａ）および（２ｂ）より出力
される出力信号の論理の状態により演算器（１）の出力
する演算結果または第３の制御信号（ホ）または第４の
制御信号（へ）のうちのひとつだけを切換え出力する選
択器である、 上記のように構成された装置の動作について以下に説明
する。与えられた２進数印および（ロ）は演算器（１）
により演算され入力のディジタル量に対応した２の補数
表示の演算結果として出力される。

第２図は、この発明においてるる範囲以外の値が出力さ
れるのな防止する場合を示す図であるが。

図中ａは演算結果の出力範囲を決定する上限値。

ｂは演算結果の出力範囲を決定する下限値を示す。

演算器ｆ’ｌ）の演算結果の出力値をｆ（ｘ、ｙ）　　
とすると と表わされる。ここでＺｉは演算器（１）の演算結果の
１番目のケタの係数であり、論理ＩＩ　ｇ　Ｉ＋か論理
１１１のいずれかの値なとる。

一方演算器（１）の演算結果の出力範囲を決定する上限
値ａおよび下限値すをそれぞれ と設定する。この時第１の一致回路（２ａ）に入力され
る第１の制御信号ｒｔを（ｎ−に＋１）個の論理Ｉｆ　
（１Ｈの信号に、第２の一致回路（２ｂ）に入力される
第２の一致回路（２ｂ、）Ｉｃ入力される第２の制御信
号に）を（ｎ−に＋１）個の論理１１１１＋の信号に１
選択器（３）に入力される第３の制御信号に）を演算結
果の出力範囲を決定する上限値ａに９選択器（３）に入
力される第４の制御信号（へ）を演算結果の出力範囲を
決定する下限値すにそれぞれ設定する。

演算器（１）の演算結果の出力値ｆ（ｘ、ｙ）が０また
は正の値になる時。

と表わせ９選択器（３）に入力される演算器（１１の演
算結果の符号を示す信号（ト）は論！　”　０　”とな
る。　演算器（１）の演算結果の出力値ｆ（Ｘ、Ｖ）と
演算結果の出力範囲を決定する上限値ａとの差は。

となる。ここで。

である。演算器（１）の演算結果が演算結果の出力範囲
を決定する上限値ａ以下となるのは９式（４）２式（５
）および演算器（１）の演算結果を正または０としてい
るので演算結果の（ｎ−１）番目の係数ｚｎ−１が論理
１１６１１であることを考慮すると、演算器（１）の演
算結果の（ｋ−１）番目のケタの係数から（ｎ−１）番
目のケタの係数がすべて論理ＩＩ　ＯＩ＋の時である、
逆に演算器（１）の演算結果が演算結果の出力範囲を決
定する上限値ａより大きくなるのは演算器＋１１の演算
結果の（ｋ−１）番目のケタの係数から（ｎ−１）番目
のケタの係数に少なくとも１個以上論理１１１　Ｉｔの
係数がある時である。

第１の一致回路（２ａ）には、演算器（１）の演算結果
と（ｎ−に＋１）個の論理Ｈ０１１の信号からなる第１
の一致信号クラが入力され、第１の一致回路（２ａ）は
。

演算器（１）の演算結果の（ｋ−１）番目のケタの係数
から（ｎ−１）番目のケタの係数の各ビットが第１の制
御信号ｅつの各ビットとそれぞれ一致した時のみ論理１
ｎの信号を出力し、　一致しない場合は論理ＩＩ　ＯＩ
ｆを出力する、第１の一致回路（２ａ）から論理＋１１
１１が出力された時は演算器（１）の演算結果は演算結
果の範囲を決定する上限値ａ以下となる。

第２の一致回路（２ｂ）には演算器（１）の演算結果と
（ｎ−に＋１）個の論理１１１ｎの信号からなる第２の
制御信号に）が入力され、第２の一致回路（２ｂ）は演
算器（１）の演算結果の（ｋ−１）番目のケタの係数か
ら（ｎ−１）番目の係数の各ビットが第２の制御信号に
）の各ビットとそれぞれ一致した時のみ論理Ｉｔ　Ｉ　
Ｉｆの信号を出力するがこの場合演算器ｆｉ＋演算結果
の出力信号の（ｎ−１）番目のケタの係数が論理ＩＩ　
ＯＩｆであるので第２の一致回路（２ｂ）の出力は論理
Ｉｆ　（Ｉ　Ｉｔに固定される。また演算器ｆｉｌの演
算結果は演算結果の範囲を決定する下限値しよりも太き
い。

演算器（１）の演算結果の出力値ｆ（ｘ、ｙ）が負の値
になると。

と表わせ９選択器（３）に入力される演算器（１）の演
算結果の符号を示す信号（ト）は論理ＩＩ　Ｉ　Ｉｆと
なる。　演算器（１）の演算結果と演算結果の範囲を決
定する下限値すとの差は。

・・・・・・・・・　（７） となる。ここで でｌ、％。演算器（１１の演算結果が演算結果の出力範
囲な決定する下限値す以上となるのは９式（７）９式（
８）および演算器（１）の演算結果を負としているので
演算結果の（ｎ−１）番目の係数Ｚｎ−１が論理１１１
　ｎであることを考慮すると、演算器（１）の演算結果
の（ｋ−１）番目のケタの係数から（ｎ−１）番目のケ
タの係数がすべて論理１１１０時である。逆に演算器（
１）の演算結果が演算結果の出力範囲を決定する下限値
すより小さくなるのは演算器（１）の演算結果の（ｋ−
１）番目のケタの係数から（ｎ−１）番目のケタの係数
に少なくとも１個以上論理ＩＩ　ｇ　ｎ　　の係数があ
る時である。

第２の一致回路（２ｂ）には、演算器（１）の演算結果
と（ｎ−に＋１）個の論理１１１１１の信号からなる第
２の制御信号に）が入力され、第２の一致回路（２ｂ）
は。

演算器（１）の演算結果の（ｋ−１）番目のケタの係数
から（ｎ−１）番目のケタの係数の各ビットが第２の制
御信号に）の各ビットとそれぞれ一致した時のみ論理１
１１１の信号を出力し、　一致しない場合は論理ＩＩ　
６１＋を出力する。第２の一致回路（２ｂ）から論理−
１１１が出力された時は演算器（１）の演算結果は演算
結果を決定する下限値す以上となる。第１の一致回路（
２ａ）には演算器（４１の演算結果の（ｋ−１）番目の
ケタの係数から（ｎ−１）番目の係数の各ビットが第１
の制御信号（ハ）の各ビットとそれぞれ一致した時のみ
論理ＩＩ　Ｉ　Ｉｆを出力するがこの場合演算器（１）
の演算結果の出力信号の（ｎ−１）番目のケタの係数が
論理Ｉｆ　Ｉ　Ｉｆであるので第２の一致回路（２ｂ）
の出力は論理１１６　Ｉｆに固定される。　また演算器
（１）の演算結果は演算結果の範囲を決定する上限値ａ
よりも大きい。

上記２つの一致回路（２ａ）および（２ｂ）の出力信号
の状態により選択器（３）は、演算器（１）の演算結果
が演算結果の出力範囲を決定する上限値ａより大きい場
合つまり第１の一致回路（２ａ）の出力が論理ＩＩ　ｇ
　ＩＩで第２の一致回路（２ｂ）の出力が論理ｎｇｎで
演算器（１）の符号を示す信号（ト）が論理１１０ｎ　
　の場合は、演算器（１）の演算結果および演算結果の
出力範囲を決定する上限値ａおよび下限値すのうち演算
結果の出力範囲を決定する上限値ａすなわち第３の制御
信号（ホ）の示す値を選択し出力する。また演算器（１
）の演算結果が演算結果の出力範囲を決定する下限値す
よりも小さい場合つまり第１の一致回路（２ａ）の出力
が論理ＩＩ　ｇ　ＩＩで第２の一致回路（２ｂ）の出力
が論理ＩＩ　ＯＩｆで演算結果の符号を示す一信号（ト
）が論理Ｉｆ　Ｉ　ＩｆＯ時選択器（３）は上記３種類
の信号のうち演算結果の出力範囲を決定する下限値すす
なわち第４の制御信号（へ）を選択し出力する。演算器
（１）の演算結果が、演算結果を出力する上限値ａと下
限値すの間にある場合つまり第１の一致回路（２ａ）の
出力と第２の一致回路（２ｂ）の出力のうちどちらか一
方が論理１ｎの場合（この時演算器（１）の演算結果の
符号を示す信号（ト）は論理１０１１　　でも論理ｎ１
１１でもよい）選択器（３１は上記３種類の信号のうち
演算器（１）の演算結果を選択し出力する。

したがって選択器（３）は演算結果の出力範囲を決定す
る上限値ａより大きい値および下限値すより小さい値を
出力せず９選択器（３１の出力信号…の値ｉｃとすると
出力される値Ｃの範囲はｂ≦Ｃ≦ａで示される。

第３図は上記一実施例においである範囲以内の値が出力
されるのを防止する場合であるが第２図と同様に演算器
（１）の演算結果の範囲を決定する境界値をａ、ｂとす
る。境界値ａ、境界値す、第１の制御信号（−ウ、第２
の制御信号に）、第３の制御信号（ホ）および第４の制
御信号（へ）はそれぞれ上記一実施例と同じ値に設定す
る。演算器（１）の演算結果が。

演算結果の出力範囲を決定する境界値ａよ６大きい値９
または演算結果の範囲を決定する境界値すより小さい値
の場合つまり第１の一致回路（２ａ）の出力が論理ｎ　
ｇ　ＩＩで第２の一致回路（２ｂ）の出力が論理ＩＩ　
（Ｉ　ＩＩの場合　（この時演算器（１）の結果の符号
を示す信号（１）は論理ｎＯＩ＋でも論理１１１１１で
もよい）選択器（３）は、演算器（１）の演算結果およ
び演算結果の範囲を決定する境界値ａおよびｂのうち演
算器（１）の演算結果を選択し出力する。また演算器（
１）の演算結果が０以上で演算結果の範囲を決定する境
界値ａ以下の場合つまり第１の一致回路（２ａ）の出力
が論理Ｉｆ　Ｉ　ＩＩで第２の一致回路（２ｂ）の出力
が論理Ｉｆ　ｇ　ＩＩで演算器の符号を示す信号（ト）
が論理ｎ　ｇ　、＋１の場合選択器（３）は上記３種類
の信号のうち演算結果の出力範囲を決定する境界値ａす
なわち第３の制御信号に）を出力する。また演算器（１
）の出力結果が演算結果を出力する境界値す以上でＯよ
り小さい場合つまり第１の一致回路（２ａ）の出力が論
理Ｉ＋　１３１１で第２の一致回路（２ｂ）の出力が論
理ｎ１１１で演算結果の符号を示す信号（ト）窄論理１
１１ｎの場合選択器（３）は上記三種類の信号から演算
結果の出力範囲金定める境界値すすなわち第４の制御信
号（へ）を選択し出力する。

この場合選択器（３）の出力信号（ト）の値をｄとする
と出力される値ｄの範囲は　ｄ≧ａ、　ｄ≦ｂ　で示さ
れる。

〔発明の効果〕

この発明は以上説明したとおり、演算器で演算した結果
と与えられた制御信号とが一致した時のみ一致信号全出
力する一致回路の出力信号と演算器の符号を示す信号に
より演算器の出力する演算結果または第３の制御信号ま
たは第４の制御信号の３種類のうちいずれかひとつを切
り換えることにより、外部から任意にリミット範囲が設
定でき。

また演算器へ入力を与えてから出力信号が出力されるま
での遅延時間の少ないある範囲以外、または、ある範囲
以内の値が出力されるのを防止するリミッタ装置を実現
できる効果がある、

【図面の簡単な説明】 第１図はこの発明の一実施例を示す構成図、第２図は第
１図に示される一実施例により、ある範囲以外の値が出
力されるのを防止するの全脱明した図、第３図は第１図
に示される一実施例べより。 ある範囲以内の値が出力されるのを防止する場合につい
て説明した図である。 図中（１）は演算器、　　（２ａ）は第１の一致回路、
　　（２ｂ）は第２の一致回路、（３）は選択器、ｆＯ
および（（ロ）は入力された２進数、（１は第１の制御
信号、に）は第２の制御信号、（ホ）は第３の制御信号
、（へ）は第４の制御信号、（））は出力信号、ａ、ｂ
は演算結果の範囲を決定する境界値、Ｃはある範囲以外
の値が出力されるのを防止した場合の出力信号（ホ）の
示す値。 ｄはある範囲以内の値が出力されるのを防止した場合の
出力信号（へ）の示す値である。 なお９図中同一あるいは相当部分には同一符号を付して
示しである。

Claims (1)

【特許請求の範囲】
1. 与えられた２進数を演算した結果、ある範囲以外、また
   はある範囲以内の値が出力されるのを防止する装置にお
   いて、入力された上記２種類の２進数の演算を行いその
   結果を出力する演算器と、この演算器の出力信号と２進
   級からなる第１の制御信号が一致した時のみ一致信号を
   出力する第１の一致回数と、上記演算器の出力信号と２
   進数からなる第２の制御信号が一致した時のみ一致信号
   を出力する第２の一致回路と、上記第１および第２の一
   致回路より出力される一致信号および上記演算器の演算
   結果の符号を示す信号により入力された上記演算器の出
   力信号と第３の制御信号と第４の制御信号のうちのひと
   つだけを選択し切り換える選択器とを備えたことを特徴
   とするリミッタ装置。