JPS6139551A - 電位分配デバイス及び該デバイスを包含した電子的構成要素用ケ−ス - Google Patents
電位分配デバイス及び該デバイスを包含した電子的構成要素用ケ−スInfo
- Publication number
- JPS6139551A JPS6139551A JP11197385A JP11197385A JPS6139551A JP S6139551 A JPS6139551 A JP S6139551A JP 11197385 A JP11197385 A JP 11197385A JP 11197385 A JP11197385 A JP 11197385A JP S6139551 A JPS6139551 A JP S6139551A
- Authority
- JP
- Japan
- Prior art keywords
- case
- component
- potential
- support
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/601—Capacitive arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の背景〕
本発明は、電子的構成要素用のケースに係わり、特に該
ケースに包含され得る、構成要素に付与される電源電位
を分配するデバイスに係わる。
ケースに包含され得る、構成要素に付与される電源電位
を分配するデバイスに係わる。
周知のように近年、多くの電子装置において小型化の試
みがなされている。小型化は特に集積回路の集積度を高
めることによって達成され、集積度を高めると実際側々
の集積回路はより複雑化して機能数が増し、一方用いら
れる構成要素数は減少する。しかし、1個当りの構成要
素がより複雑化すればその入力及び出力の数が増し、従
って構成要素を収容するケースの最小寸法は、ケースが
接続リード(もしくはビン)を−有するかどうか(接続
ピンを持たないケースは1チツプキヤリア”の名称の下
に公知)にかかわらず上記複雑化によって制限され、そ
の結果小屋化の可能性が低下する。
みがなされている。小型化は特に集積回路の集積度を高
めることによって達成され、集積度を高めると実際側々
の集積回路はより複雑化して機能数が増し、一方用いら
れる構成要素数は減少する。しかし、1個当りの構成要
素がより複雑化すればその入力及び出力の数が増し、従
って構成要素を収容するケースの最小寸法は、ケースが
接続リード(もしくはビン)を−有するかどうか(接続
ピンを持たないケースは1チツプキヤリア”の名称の下
に公知)にかかわらず上記複雑化によって制限され、そ
の結果小屋化の可能性が低下する。
本発明は、構成要素に付与されるべき電位(例えば1m
またはそれ以上の所定値の電位並びに基11a電位また
は接地電位)を分配するデバイスの提供を目的とし、こ
のデバイスは構成要素を収容するケースに包含されるべ
く構成される。分配デバイスは上記電位をケース外部か
ら受取り、また構成要素の適当な入力/出力に受・取っ
た電位を分配し得るよう、多数の点において構成要素と
接続されており、このようKして所与の構成要素に関し
ケース自体の入力/出力の数と従ってケース寸法とが減
少される。
またはそれ以上の所定値の電位並びに基11a電位また
は接地電位)を分配するデバイスの提供を目的とし、こ
のデバイスは構成要素を収容するケースに包含されるべ
く構成される。分配デバイスは上記電位をケース外部か
ら受取り、また構成要素の適当な入力/出力に受・取っ
た電位を分配し得るよう、多数の点において構成要素と
接続されており、このようKして所与の構成要素に関し
ケース自体の入力/出力の数と従ってケース寸法とが減
少される。
より正確には、支持体に支持された電子的構成要素用の
上記電位分配デバイスは、少なくとも1個の導電面を含
み、この導n面は少なくとも1点において外部電位と、
また複数個の点において構成要素と接続されている。
上記電位分配デバイスは、少なくとも1個の導電面を含
み、この導n面は少なくとも1点において外部電位と、
また複数個の点において構成要素と接続されている。
本発明の他の目的、特徴及び効果を、添付図面を参照し
つつ以下に詳述する。
つつ以下に詳述する。
各図において、同じエレメントには同じ参照符号を付し
、また明確に図示するために個々のエレメント同士の実
際の寸法比は無視した。
、また明確に図示するために個々のエレメント同士の実
際の寸法比は無視した。
1)a図は、例えばシリコンなどの半導体材料のチップ
上に形成された集積電子回路である構成要素3を収容す
るケースを示す。本明細書では、特に”構成要素”とい
う語はケース内に収容され得る、あらゆる受動あるいは
能動の、個別あるいは集積構成要素、並びKあらゆる電
子回路(例えば混成回路)を意味する。
上に形成された集積電子回路である構成要素3を収容す
るケースを示す。本明細書では、特に”構成要素”とい
う語はケース内に収容され得る、あらゆる受動あるいは
能動の、個別あるいは集積構成要素、並びKあらゆる電
子回路(例えば混成回路)を意味する。
m11図のケースは主として、構成W素3を支持する支
持体1と1本発明による分配デバイス4から成る蓋とk
よって構成されている。ここでは−例として、チップキ
ャリア型のケースを示した。
持体1と1本発明による分配デバイス4から成る蓋とk
よって構成されている。ここでは−例として、チップキ
ャリア型のケースを示した。
支持体1は、通常硬質でかつ好ましくは電気的に絶縁性
である材料から成り、この材料は良好な熱伝導性並びに
構成要素3の膨張率に可能な限り近似した膨張率といっ
た熱的特性を有する。即ち支持体1は例えばプラスチッ
ク、ガラス、セラミック等によって製造され、構成要素
3がシリコンから成る場合にはアルミナによって有利に
製造され得る。ここに図示した例では、支持体lはそれ
ぞれ符号11,12及び13を有する3個の分離した部
分によって構成されている。第一の部分11は小さいプ
レートの形態を有し、構成要素3を支持する。他の2部
分は共にリング形で、これらのリングは上下に同軸に積
重ねて構成要素3の周囲に配置され、その際内径の大き
い方のリングが上に位置し、これらの2部分によって構
成要素3、分配デバイス4及び外部の電気的接続が可能
となる。従って構成要素3はプレー)11の上面上に1
例えば太線で図示した金属化部分へのろう付によって固
定される。
である材料から成り、この材料は良好な熱伝導性並びに
構成要素3の膨張率に可能な限り近似した膨張率といっ
た熱的特性を有する。即ち支持体1は例えばプラスチッ
ク、ガラス、セラミック等によって製造され、構成要素
3がシリコンから成る場合にはアルミナによって有利に
製造され得る。ここに図示した例では、支持体lはそれ
ぞれ符号11,12及び13を有する3個の分離した部
分によって構成されている。第一の部分11は小さいプ
レートの形態を有し、構成要素3を支持する。他の2部
分は共にリング形で、これらのリングは上下に同軸に積
重ねて構成要素3の周囲に配置され、その際内径の大き
い方のリングが上に位置し、これらの2部分によって構
成要素3、分配デバイス4及び外部の電気的接続が可能
となる。従って構成要素3はプレー)11の上面上に1
例えば太線で図示した金属化部分へのろう付によって固
定される。
接続は次のように行なわれる。構成要素3の複数個の接
続点は各々IJ−)’6Gのような導体によって、支持
体1のリング12の上面上に配置された導電トラック6
1と接続される。トラック61はその機能に応じて、三
種の異なる方法でケース各部と接続される。
続点は各々IJ−)’6Gのような導体によって、支持
体1のリング12の上面上に配置された導電トラック6
1と接続される。トラック61はその機能に応じて、三
種の異なる方法でケース各部と接続される。
mm1&図左方に一例として示した第一の方法では、ト
ラック61の端部に縦型導電体62が位置し、この導電
体62はリング13を貝通してトラック61と分配デバ
イス4の接続部44とを電気的に接続する、この第一の
方法は、構成要素3と分配デバイス4とを接続すること
に相当し、即ち前記接続はケース内で達成される。
ラック61の端部に縦型導電体62が位置し、この導電
体62はリング13を貝通してトラック61と分配デバ
イス4の接続部44とを電気的に接続する、この第一の
方法は、構成要素3と分配デバイス4とを接続すること
に相当し、即ち前記接続はケース内で達成される。
−第1 a図右方に一例として示した第二の方法の場合
は、トラック61は分配−デバイス4とは接続されず、
支持体1の外周に該支持体の厚みに沿って設けられた実
質的に半円筒形である縦溝14IC直接達し、この縦溝
141Cおいてトラック64がトラック61を、ケース
と外部との接続のために設置される接続部65と接続す
る。
は、トラック61は分配−デバイス4とは接続されず、
支持体1の外周に該支持体の厚みに沿って設けられた実
質的に半円筒形である縦溝14IC直接達し、この縦溝
141Cおいてトラック64がトラック61を、ケース
と外部との接続のために設置される接続部65と接続す
る。
従って第二の接続法は、情報保持信号(m線電圧に対立
する)の外部から構成要素3への伝送並びにその逆の伝
送に利用される。
する)の外部から構成要素3への伝送並びにその逆の伝
送に利用される。
−第三の方法は、第1b図に示したが、この図はケース
の前記接続法に係わる部分を示している。この接続法の
場合、分配デバイス4の接続部44がケースの接続部6
5と接続され、この接続は縦溝14を辿るトラック64
と、リング形プレート13上面において縦型導電体62
と縦溝14との間に配置されたトラック63とkよって
もたらされる。この第三の方法は、分配デバイス4を外
部電源電位と接続することに相当する。第1b図に破線
で示した変形例では、デバイス4のレベルで外部との接
続(第三の方法)k重ねて、デバイス4と構成要素3と
の間に第一の接続が実現され得る。
の前記接続法に係わる部分を示している。この接続法の
場合、分配デバイス4の接続部44がケースの接続部6
5と接続され、この接続は縦溝14を辿るトラック64
と、リング形プレート13上面において縦型導電体62
と縦溝14との間に配置されたトラック63とkよって
もたらされる。この第三の方法は、分配デバイス4を外
部電源電位と接続することに相当する。第1b図に破線
で示した変形例では、デバイス4のレベルで外部との接
続(第三の方法)k重ねて、デバイス4と構成要素3と
の間に第一の接続が実現され得る。
導電部及び接続部61〜65は例えば、耐熱金属(タン
グステンなど)をベースに形成される。
グステンなど)をベースに形成される。
例えば2501!rの入力/出力、即ち情報信号用の1
90個の入力/出力と、2Miの電g電圧並びに接地用
の60個の入力/出力とを有する構成要素の場合、ケー
ス外部と接続されない第一の入力/出力が54個、情報
信号用の第二の入力/出力が190個、並びにデバイス
4に給電し、かつ構成要素3に直接給電する第三の入力
/出力が6個となる。即ちこの場合、構成要素の接続部
が250個であるのに対して、該構成要素用のケースは
接続部を196個だけ有していればよいことは明らかで
ある。
90個の入力/出力と、2Miの電g電圧並びに接地用
の60個の入力/出力とを有する構成要素の場合、ケー
ス外部と接続されない第一の入力/出力が54個、情報
信号用の第二の入力/出力が190個、並びにデバイス
4に給電し、かつ構成要素3に直接給電する第三の入力
/出力が6個となる。即ちこの場合、構成要素の接続部
が250個であるのに対して、該構成要素用のケースは
接続部を196個だけ有していればよいことは明らかで
ある。
(以下余白)
本発明の分配デバイス4は1個またはそれ以上の導′電
面によって構成され、その際導電面の数は構成要素3に
分配されるべき電位の数に槌目する。
面によって構成され、その際導電面の数は構成要素3に
分配されるべき電位の数に槌目する。
第1a図及び第1b図に示した具体例では、符号41及
び42を付された2個の導電面が絶縁体4゜によって互
いに分離されかつ共に周囲を覆われて1個の硬質のプレ
ートを構成し、このプレートはケースの蓋として用いら
れるべ(配値されている。
び42を付された2個の導電面が絶縁体4゜によって互
いに分離されかつ共に周囲を覆われて1個の硬質のプレ
ートを構成し、このプレートはケースの蓋として用いら
れるべ(配値されている。
図示した具体例において、プレート4の外周には支持体
lの縦溝14と同様の縦tpt43が設けられている。
lの縦溝14と同様の縦tpt43が設けられている。
2JIJ電面41及F゛42の形成材料には、高導電率
を有する材料が選択される。第一の製造法では、タング
ステン、モリブデン−マンガン、あるいはモリブデン−
タングステンのような耐熱導電材料をアルミナ層上にス
クリーン印刷によってデポジットし、その後全体を加熱
する。別の製造法では焼結させたアルミナ基板を用い、
即ち前記基板上に銀−パラジウム、銅、金、あるいは金
−白金などの金目の膜をスクリーン印刷でデポジットし
、かつそれらの金属膜をガラスベースの電気的絶縁体C
rR化鉛含有ガラス)並びにアルミナのような結晶質材
料によって被覆する。第三の製造法には多層プリント基
板型の!R層体が用いられ、この場合絶縁部は例えにエ
ポキシガラス(epoxyglass )によって形成
されるか、あるいはポリイミドをベースとし、また導電
部は銅から成る。
を有する材料が選択される。第一の製造法では、タング
ステン、モリブデン−マンガン、あるいはモリブデン−
タングステンのような耐熱導電材料をアルミナ層上にス
クリーン印刷によってデポジットし、その後全体を加熱
する。別の製造法では焼結させたアルミナ基板を用い、
即ち前記基板上に銀−パラジウム、銅、金、あるいは金
−白金などの金目の膜をスクリーン印刷でデポジットし
、かつそれらの金属膜をガラスベースの電気的絶縁体C
rR化鉛含有ガラス)並びにアルミナのような結晶質材
料によって被覆する。第三の製造法には多層プリント基
板型の!R層体が用いられ、この場合絶縁部は例えにエ
ポキシガラス(epoxyglass )によって形成
されるか、あるいはポリイミドをベースとし、また導電
部は銅から成る。
第2図は、第1a図の個々の導電面の一配置例を示す。
第2図から、例えば接地されている導電面42がデバイ
ス4全体の寸法より僅かに小さ1寸法を有し、この面4
2の複数個の舌状部421がデバイス外周の万へと伸張
していることが知見され得る。
ス4全体の寸法より僅かに小さ1寸法を有し、この面4
2の複数個の舌状部421がデバイス外周の万へと伸張
していることが知見され得る。
同様に、例えば′Qt源電位と接続されている導電面4
1も複数個の舌状部411を具え、これらの舌状部41
1は接地舌状部421にできる限り近接して、かつ好ま
しくは舌状部421と同数個設けられている。また、面
46が別の電源電位と接続されている。この面46も上
記2面の舌状部と同数の舌状部461を含み、それによ
って3稲の舌状部411゜421及び461の組が、デ
バイス4の電位を構成要素3に分配するのに必要な数だ
け構成される。
1も複数個の舌状部411を具え、これらの舌状部41
1は接地舌状部421にできる限り近接して、かつ好ま
しくは舌状部421と同数個設けられている。また、面
46が別の電源電位と接続されている。この面46も上
記2面の舌状部と同数の舌状部461を含み、それによ
って3稲の舌状部411゜421及び461の組が、デ
バイス4の電位を構成要素3に分配するのに必要な数だ
け構成される。
こうして、接地を位並びに2′M!の電源電位をデバイ
ス4の周囲全体にわたって分配する構造が得られ、この
構造は、接地部が電源接続部同士の間に互いにできる限
り近接するようにして配置されるため入出力のインダク
タンスの減少をもたらす。
ス4の周囲全体にわたって分配する構造が得られ、この
構造は、接地部が電源接続部同士の間に互いにできる限
り近接するようにして配置されるため入出力のインダク
タンスの減少をもたらす。
ケースのkとしてシールされるべく、デバイス4は支持
体l上部に密閉リング6を用いて固定される(第1 a
(IJ )。第1a図の具体例では、44のような接
続部は密閉リング6の外側に位置する。
体l上部に密閉リング6を用いて固定される(第1 a
(IJ )。第1a図の具体例では、44のような接
続部は密閉リング6の外側に位置する。
更に、 2形例において、分配デバイス4は1個または
それ以上の個別の減結合コンデンサ5を具備しており、
このコンデンサ5は第1a図ではデバイス4の上側(即
ち外側)表面上に位置している。コンデンサ5は一方が
接地されている2個の導電面間に接続されておシ、この
接続は、絶縁体40を突き抜け、更に必要であれば41
または42のようなlalたはそれ以上の導電面を該面
から絶縁された状態で貫通する縦型導電体51及び52
と、接続部53とによってもたらされる。
それ以上の個別の減結合コンデンサ5を具備しており、
このコンデンサ5は第1a図ではデバイス4の上側(即
ち外側)表面上に位置している。コンデンサ5は一方が
接地されている2個の導電面間に接続されておシ、この
接続は、絶縁体40を突き抜け、更に必要であれば41
または42のようなlalたはそれ以上の導電面を該面
から絶縁された状態で貫通する縦型導電体51及び52
と、接続部53とによってもたらされる。
第3a図及び第3b図は1分配デバイス4がケース内に
位置する本発明の第二の具体例を示す。
位置する本発明の第二の具体例を示す。
これらの図中、構成要素3はやはシ支持体lによって支
持されているが、例えば前記支持体1を構成するプレー
)11上のリングの数は2個でなく3個であり、第三の
リングは符号15で示されている。分配デバイス4は第
二のりング13の上面上に配置され、第1a図及び第1
b図に類似の第3a図及び第3b図に示したようにして
接続されている。第三のリング15はデバイス4の周囲
に位置してケースの第2を支持し、蓋2はシール21に
よって支持体lに固定されている。この蓋2は金屑製で
あっても絶縁材料製でちってもよく、また支持体1と同
じ材料から成っていても別の材料から成っていてもよい
。
持されているが、例えば前記支持体1を構成するプレー
)11上のリングの数は2個でなく3個であり、第三の
リングは符号15で示されている。分配デバイス4は第
二のりング13の上面上に配置され、第1a図及び第1
b図に類似の第3a図及び第3b図に示したようにして
接続されている。第三のリング15はデバイス4の周囲
に位置してケースの第2を支持し、蓋2はシール21に
よって支持体lに固定されている。この蓋2は金屑製で
あっても絶縁材料製でちってもよく、また支持体1と同
じ材料から成っていても別の材料から成っていてもよい
。
第3a図及び第3b図にはデバイス4を詳細に示さなか
ったが、この具体例でもデバイス4は上述のように構成
されており、またやはv5のような個別のコンデンサを
具備し得る。
ったが、この具体例でもデバイス4は上述のように構成
されており、またやはv5のような個別のコンデンサを
具備し得る。
変形例において、蓋2も上記のようなコンデンサを具備
し得る。
し得る。
第3a図及び第3b図の示す具体例は、第1a図及びm
lb図の示す具体例より幾分複雑であるが、この第二の
具体例ではデバイス4の接続とケースの蓋と支持体との
シールとが別個に実施され得、このことは実際に組立て
る上で場合によシ有利である。
lb図の示す具体例より幾分複雑であるが、この第二の
具体例ではデバイス4の接続とケースの蓋と支持体との
シールとが別個に実施され得、このことは実際に組立て
る上で場合によシ有利である。
第4a図は、コンデンサ5の、第1a図〜第3b図の分
配デバイス4上への配置の一変形例を示す。
配デバイス4上への配置の一変形例を示す。
この図には一例として支持体1、構成要素3及び分配デ
バイス40% 第一18図に示したのと同等部分を示し
た。図示した変形例において、四部45が分配デバイス
4の外側表面に設けられており、この凹部45はコンデ
ンサ5を前記表面から突出させずに収容し得るだけの寸
法を有する。
バイス40% 第一18図に示したのと同等部分を示し
た。図示した変形例において、四部45が分配デバイス
4の外側表面に設けられており、この凹部45はコンデ
ンサ5を前記表面から突出させずに収容し得るだけの寸
法を有する。
第4b図は、減結合コンデン?5の配置の別の変形例を
示す。
示す。
この変形例では、コンデンサ、5はデバイス4の下側表
面46に、第1a図で同じデバイス4の上側表面に配置
されたのと同様にして配置されているO 図示しなかった別の変形例では、デバイス4の下側表面
46に、コンデンサ5を前記表面46から突出させずに
収容し得る45(第4a1g)のような凹部が設けられ
得る。
面46に、第1a図で同じデバイス4の上側表面に配置
されたのと同様にして配置されているO 図示しなかった別の変形例では、デバイス4の下側表面
46に、コンデンサ5を前記表面46から突出させずに
収容し得る45(第4a1g)のような凹部が設けられ
得る。
第5a図〜第5C図は、分配デバイス4の他のケース部
分との接続の様々な変形例を示す。
分との接続の様々な変形例を示す。
第5a図に一例として、第1a図(左方部分)に示した
のと同等の構造を示した。即ち三段型支持体1が構成要
素3を支持しており、また分配デバイス4は構成要素3
と、導電体61.62及び接続リード60によって接続
されている。
のと同等の構造を示した。即ち三段型支持体1が構成要
素3を支持しており、また分配デバイス4は構成要素3
と、導電体61.62及び接続リード60によって接続
されている。
例えば導電面41を導電体62と接続するのに、第5a
図の変形例では接続ビン70が用いられており、このビ
ン70はデバイス4に設けられた金属化された穿孔71
内lこ配置されている。導電面41は、金属化された穿
孔71と電気的に接触している。接続ビン70は支持体
1と一体でおり(皿形部分73)、かつデバイス4の上
111表面にはんだ付されている(はんだ何部72)。
図の変形例では接続ビン70が用いられており、このビ
ン70はデバイス4に設けられた金属化された穿孔71
内lこ配置されている。導電面41は、金属化された穿
孔71と電気的に接触している。接続ビン70は支持体
1と一体でおり(皿形部分73)、かつデバイス4の上
111表面にはんだ付されている(はんだ何部72)。
密閉リング6はこの例では、−ン70に関してケースの
内側に位鉦する。
内側に位鉦する。
導電面42は、図示されない別の金属化された穿孔と接
続されている。
続されている。
第s baは、分配デバイス4と支持体1との接続の別
の変形@を示す。
の変形@を示す。
この変形例は@5a図の例と、次の点で異なる。
−支持体1と一体の接続ビン70に、予め76にお−て
デバイス4にはんだ付あるいはろう付された導電キャッ
プ75が被せられて論る。
デバイス4にはんだ付あるいはろう付された導電キャッ
プ75が被せられて論る。
−Nit面41は77にお込てはんだ何部76と接続さ
れている。
れている。
一導電面41とビ/70との電気的接触は穿孔71の壁
部を介して達成されるのではな(、従って前記壁部の金
属化は不要であり、血41と一ン70との電気的接触は
キャップ75を79においてビン70に対してかしめ、
該ビン70と接触させることによってもたらされる。
部を介して達成されるのではな(、従って前記壁部の金
属化は不要であり、血41と一ン70との電気的接触は
キャップ75を79においてビン70に対してかしめ、
該ビン70と接触させることによってもたらされる。
−密閉りング6は、接!−ン70に関してケース外側に
位餘している。
位餘している。
第5b図の変形例は特に、エレメント3及び4間の接続
部の長さを最大限短縮するという利点を有し、この短縮
によって前記接続部のインダクタンスと従ってインピー
ダンスが減少され得る。周知のように、このことは、回
路が低電位Mでかつその応答時間が短い場合に特に望ツ
しい。
部の長さを最大限短縮するという利点を有し、この短縮
によって前記接続部のインダクタンスと従ってインピー
ダンスが減少され得る。周知のように、このことは、回
路が低電位Mでかつその応答時間が短い場合に特に望ツ
しい。
g5c図は分配デバイス4の接続の更に別の変形例を示
し、この例において分配デバイス4は、支持体1の上か
ら二番目の段の上面上に密閉リング6を介して位置して
いる。金属ブリッジ78によって電気的接続部が構成さ
れ、このブリッジ78は一方ではデバイス4の上a表面
に、また他方では支持体l上面において導電体62上に
はんだ付あるいはろう付されている(76)、第5C@
に示すように、4電面4W例えば)細金属ブリッジ78
と、エレメント77及び76によって接続されている。
し、この例において分配デバイス4は、支持体1の上か
ら二番目の段の上面上に密閉リング6を介して位置して
いる。金属ブリッジ78によって電気的接続部が構成さ
れ、このブリッジ78は一方ではデバイス4の上a表面
に、また他方では支持体l上面において導電体62上に
はんだ付あるいはろう付されている(76)、第5C@
に示すように、4電面4W例えば)細金属ブリッジ78
と、エレメント77及び76によって接続されている。
第5図の様々な変形例では、図解を明解に丁ゐため5の
ような減結合コンデンサを図示しなかったが、これらの
変形例においても無論コンデンサは、先−こ述べた配置
例のいずれρ)に従って付加され得る。
ような減結合コンデンサを図示しなかったが、これらの
変形例においても無論コンデンサは、先−こ述べた配置
例のいずれρ)に従って付加され得る。
一例として、本発明の分配デバイスが先に掲げた入力/
出力個数例に基づいて形成され、その際該デバイスの長
さ及び幅は各々24−1厚みは導電面が3個である場合
0.1−1−のオーダであり、また個々の導電面の厚み
はおよそ10ミクロンのオーダであった・ 本BAa曹は、非限定的な例として記述した。従って、
特に構成3g!素5を減結合用の個別1−Oコンデンサ
として説明したが、この構成要素5は場合に応じて必要
となる個別あるいは集積型の6らゆる構成g!累であ9
得る。
出力個数例に基づいて形成され、その際該デバイスの長
さ及び幅は各々24−1厚みは導電面が3個である場合
0.1−1−のオーダであり、また個々の導電面の厚み
はおよそ10ミクロンのオーダであった・ 本BAa曹は、非限定的な例として記述した。従って、
特に構成3g!素5を減結合用の個別1−Oコンデンサ
として説明したが、この構成要素5は場合に応じて必要
となる個別あるいは集積型の6らゆる構成g!累であ9
得る。
第1a図及び第1b図は本発明によるデバイスの、該デ
バイスがケースの蓋を構成する第一の具体例を示す説明
図、第2図は本発明のデバイスに用いられる導電面の一
配餘例を示す説明図、第3a図及び第3h/は本発明に
よるデバイスの、該デバイスがケース内部に配置される
第二の具体例を示す説明図、第4a図及び第4b図は本
発明デバイスに1個以上の個別のコンデンサを設置する
変形例を示す説明の−g5a〜5C図は本発1男デバイ
スの他のケース部分との接続の変形例を示す説HA図で
ある。 l・・・支持体、 2・・・蓋、 3・・・構成g
!累、4・・・電位分配デバイス、5・・・減結合コン
デンサ、6・・・密閉リング、14.43・・・縦溝、
21・・・シール、40・・・絶縁体、 41.42・
・・導電面%44.53.65・・・接続部、45・・
・凹部、51.52.62 ・・・hI型導電体、 6
0・・・朕続リード。 61.63.64・・・6宛トラック、70・・・接続
ビン。 71・・・穿孔、 72.76・・・はんだ何部、7
3・・・皿形部分、 75・・・導電キャップ。 78・・・金践ブリッジ。
バイスがケースの蓋を構成する第一の具体例を示す説明
図、第2図は本発明のデバイスに用いられる導電面の一
配餘例を示す説明図、第3a図及び第3h/は本発明に
よるデバイスの、該デバイスがケース内部に配置される
第二の具体例を示す説明図、第4a図及び第4b図は本
発明デバイスに1個以上の個別のコンデンサを設置する
変形例を示す説明の−g5a〜5C図は本発1男デバイ
スの他のケース部分との接続の変形例を示す説HA図で
ある。 l・・・支持体、 2・・・蓋、 3・・・構成g
!累、4・・・電位分配デバイス、5・・・減結合コン
デンサ、6・・・密閉リング、14.43・・・縦溝、
21・・・シール、40・・・絶縁体、 41.42・
・・導電面%44.53.65・・・接続部、45・・
・凹部、51.52.62 ・・・hI型導電体、 6
0・・・朕続リード。 61.63.64・・・6宛トラック、70・・・接続
ビン。 71・・・穿孔、 72.76・・・はんだ何部、7
3・・・皿形部分、 75・・・導電キャップ。 78・・・金践ブリッジ。
Claims (9)
- (1)支持体に支持された電子的構成要素に少なくとも
1種の外部電位を分配する電位分配デバイスであつて、
少なくとも第一の導電面を含み、この導電面は少なくと
も1点において前記外部電位と、また複数個の点におい
て前記構成要素と電気的に接続されている電位分配デバ
イス。 - (2)第一の導電面から絶縁された第二の導電面を更に
含み、この第二の導電面は前記とは別の外部電位と接続
されており、これらの外部電位のうち一方は基準電位で
あり、他方は構成要素のための電源電位である特許請求
の範囲第1項に記載のデバイス。 - (3)電子的構成要素の上方において支持体に固定され
、この支持体と蓋とから成る構成要素用ケースの蓋を構
成する特許請求の範囲第1項に記載のデバイス。 - (4)電子的構成要素の上方において支持体上に配置さ
れ、更に前記支持体に固定されて支持体と共に構成要素
用ケースを構成する蓋によつて覆われる特許請求の範囲
第1項に記載のデバイス。 - (5)第一及び第二の導電面間に接続された少なくとも
1個の減結合コンデンサを含む特許請求の範囲第2項に
記載のデバイス。 - (6)減結合コンデンサがデバイスの、電子的構成要素
に対向する側かあるいはその反対側の面上に配置あれて
いることを特徴とする特許請求の範囲第5項に記載のデ
バイス。 - (7)減結合コンデンサがデバイスの一面に形成された
凹部内に前記面から突出しないように配置されているこ
とを特徴とする特許請求の範囲第5項に記載のデバイス
。 - (8)特許請求の範囲第1項に記載したようなデバイス
を含む電子的構成要素用ケース。 - (9)電子的構成要素をケース外部と直接電気的に接続
して情報信号の伝送を可能にする第一の接続手段と、電
位分配デバイスをケース外部と直接電気的に接続して外
部電位の前記デバイスへの伝達を可能にする第二の接続
手段と、ケース内部で電位分配デバイスと電子的構成要
素とを電気的に接続して外部電位の前記構成要素への伝
達を可能にする第三の接続手段とを含む特許請求の範囲
第8項に記載のケース。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8408247 | 1984-05-25 | ||
| FR8408247A FR2565032B1 (fr) | 1984-05-25 | 1984-05-25 | Dispositif de repartition de potentiel electrique et boitier de composant electronique incorporant un tel dispositif |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6139551A true JPS6139551A (ja) | 1986-02-25 |
Family
ID=9304410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11197385A Pending JPS6139551A (ja) | 1984-05-25 | 1985-05-24 | 電位分配デバイス及び該デバイスを包含した電子的構成要素用ケ−ス |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0166634B1 (ja) |
| JP (1) | JPS6139551A (ja) |
| DE (1) | DE3579958D1 (ja) |
| FR (1) | FR2565032B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5682744A (en) * | 1993-07-26 | 1997-11-04 | Komatsu Ltd. | Directional control valve in a full hydraulic type steering control system |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2591801B1 (fr) * | 1985-12-17 | 1988-10-14 | Inf Milit Spatiale Aeronaut | Boitier d'encapsulation d'un circuit electronique |
| US4695870A (en) * | 1986-03-27 | 1987-09-22 | Hughes Aircraft Company | Inverted chip carrier |
| FR2596607A1 (fr) * | 1986-03-28 | 1987-10-02 | Bull Sa | Procede de montage d'un circuit integre sur une carte de circuits imprimes, boitier de circuit integre en resultant et ruban porteur de circuits integres pour la mise en oeuvre du procede |
| GB2197540B (en) * | 1986-11-12 | 1991-04-17 | Murata Manufacturing Co | A circuit structure. |
| US4922324A (en) * | 1987-01-20 | 1990-05-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
| FR2621173B1 (fr) * | 1987-09-29 | 1989-12-08 | Bull Sa | Boitier pour circuit integre de haute densite |
| JP2592308B2 (ja) * | 1988-09-30 | 1997-03-19 | 株式会社日立製作所 | 半導体パッケージ及びそれを用いたコンピュータ |
| US5043533A (en) * | 1989-05-08 | 1991-08-27 | Honeywell Inc. | Chip package capacitor cover |
| FR2940521B1 (fr) | 2008-12-19 | 2011-11-11 | 3D Plus | Procede de fabrication collective de modules electroniques pour montage en surface |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5582454A (en) * | 1978-12-15 | 1980-06-21 | Toshiba Corp | Container for integrated circuit element |
| JPS5764953A (en) * | 1980-10-09 | 1982-04-20 | Oki Electric Ind Co Ltd | Semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4249196A (en) * | 1978-08-21 | 1981-02-03 | Burroughs Corporation | Integrated circuit module with integral capacitor |
| FR2496341A1 (fr) * | 1980-12-12 | 1982-06-18 | Thomson Csf | Composant d'interconnexion topologique |
| JPS57113261A (en) * | 1980-12-29 | 1982-07-14 | Nec Corp | Semiconductor device |
| FR2529386B1 (fr) * | 1982-06-29 | 1985-12-13 | Inf Milit Spatiale Aeronaut | Boitier de circuit electronique comportant un condensateur |
-
1984
- 1984-05-25 FR FR8408247A patent/FR2565032B1/fr not_active Expired
-
1985
- 1985-05-21 EP EP85400992A patent/EP0166634B1/fr not_active Expired - Lifetime
- 1985-05-21 DE DE8585400992T patent/DE3579958D1/de not_active Expired - Fee Related
- 1985-05-24 JP JP11197385A patent/JPS6139551A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5582454A (en) * | 1978-12-15 | 1980-06-21 | Toshiba Corp | Container for integrated circuit element |
| JPS5764953A (en) * | 1980-10-09 | 1982-04-20 | Oki Electric Ind Co Ltd | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5682744A (en) * | 1993-07-26 | 1997-11-04 | Komatsu Ltd. | Directional control valve in a full hydraulic type steering control system |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2565032B1 (fr) | 1987-02-20 |
| DE3579958D1 (de) | 1990-11-08 |
| FR2565032A1 (fr) | 1985-11-29 |
| EP0166634A1 (fr) | 1986-01-02 |
| EP0166634B1 (fr) | 1990-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5237204A (en) | Electric potential distribution device and an electronic component case incorporating such a device | |
| US4654694A (en) | Electronic component box supplied with a capacitor | |
| KR100591217B1 (ko) | 매립 커패시터를 갖는 기판을 포함하는 전자 조립체 및 그제조 방법 | |
| EP0343400B1 (en) | Electronic package assembly with flexible carrier and method of making it | |
| US9305861B2 (en) | Method and system for electrically coupling a chip to chip package | |
| US6970362B1 (en) | Electronic assemblies and systems comprising interposer with embedded capacitors | |
| US4954877A (en) | Chip carrier | |
| US6310400B1 (en) | Apparatus for capacitively coupling electronic devices | |
| US5883428A (en) | Package for housing a semiconductor element | |
| US7335995B2 (en) | Microelectronic assembly having array including passive elements and interconnects | |
| US5666004A (en) | Use of tantalum oxide capacitor on ceramic co-fired technology | |
| US6081030A (en) | Semiconductor device having separated exchange means | |
| JPS6139551A (ja) | 電位分配デバイス及び該デバイスを包含した電子的構成要素用ケ−ス | |
| US5532906A (en) | Wiring substrate | |
| KR100771262B1 (ko) | 고전력 애플리케이션에 사용하기 위한 다중칩 모듈 | |
| US6278190B1 (en) | Semiconductor device | |
| JPS61287292A (ja) | 電子装置および方法 | |
| KR20050118833A (ko) | 이미지 센서용 패키지 | |
| JP4169351B2 (ja) | コンデンサ装置 | |
| JPH02210858A (ja) | 半導体装置 | |
| US10892105B2 (en) | Multi-layer capacitor package | |
| JPH0969587A (ja) | Bga型半導体装置及びbgaモジュール | |
| JPH01164052A (ja) | マイクロ波パツケージ | |
| JPH06350025A (ja) | 半導体装置 | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ |