JPS6139565A - ピンチ抵抗 - Google Patents
ピンチ抵抗Info
- Publication number
- JPS6139565A JPS6139565A JP16034284A JP16034284A JPS6139565A JP S6139565 A JPS6139565 A JP S6139565A JP 16034284 A JP16034284 A JP 16034284A JP 16034284 A JP16034284 A JP 16034284A JP S6139565 A JPS6139565 A JP S6139565A
- Authority
- JP
- Japan
- Prior art keywords
- pinch
- region
- present
- resistance
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
- H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
- H10D84/615—Combinations of vertical BJTs and one or more of resistors or capacitors
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＢｉｐ ）ランジスタを含む集積回路（以後Ｉ
Ｃと略記する）に用いられるピンチ抵抗の改良に関する
。
Ｃと略記する）に用いられるピンチ抵抗の改良に関する
。
従来の技術
従来、高比抵抗を目的としたピンチ抵抗は、第１図に示
すように、その抵抗領域１１１がパイ＆−２トランジス
タのベース領域１０８と同時に拡散形成されていた。こ
のためにその抵抗値はバイポーラトランジスタの電流増
幅率ｈｙｘに比例してばらつき、例えば、 ｈｙｉ＝１
００の時・ｒｔｃ ｓＫＯであったものが、 ｈｒｘ＝
４００では２０にΩ程度にもなる。又、その比抵抗はバ
イポーラトランジスタ固有のベース形成法に応じた値、
即ち３にΩ１０〜２０にΩ乙を持つのみであった。更に
、バイポーラトランジスタのベースは比較的高濃度であ
るために、ピンチ抵抗の耐圧も〜７．５ＶＫ制限されて
いた。このため回路中ピツチ抵抗が使用できる部分は侃
めて少なく。
すように、その抵抗領域１１１がパイ＆−２トランジス
タのベース領域１０８と同時に拡散形成されていた。こ
のためにその抵抗値はバイポーラトランジスタの電流増
幅率ｈｙｘに比例してばらつき、例えば、 ｈｙｉ＝１
００の時・ｒｔｃ ｓＫＯであったものが、 ｈｒｘ＝
４００では２０にΩ程度にもなる。又、その比抵抗はバ
イポーラトランジスタ固有のベース形成法に応じた値、
即ち３にΩ１０〜２０にΩ乙を持つのみであった。更に
、バイポーラトランジスタのベースは比較的高濃度であ
るために、ピンチ抵抗の耐圧も〜７．５ＶＫ制限されて
いた。このため回路中ピツチ抵抗が使用できる部分は侃
めて少なく。
バイポーラトランジスタのエミッタ・ベース間に挿入さ
れるバラス・ト抵抗等に使用されるのみであった。
れるバラス・ト抵抗等に使用されるのみであった。
発明の目的
本発明は従来の上記欠点を解消する為になされたもので
あシ、従って本発明の第１の目的は、バイポーラトラン
ジスタのｈｐ菖のばらつきがピンチ抵抗の比抵抗のばら
つきにおよぼす影響を小さくすることにある。
あシ、従って本発明の第１の目的は、バイポーラトラン
ジスタのｈｐ菖のばらつきがピンチ抵抗の比抵抗のばら
つきにおよぼす影響を小さくすることにある。
本発明の第２の目的は、ピンチ抵抗の表面濃度を制御す
ることにより従来より幅広い比抵抗のピンチ抵抗を得る
ことにある。
ることにより従来より幅広い比抵抗のピンチ抵抗を得る
ことにある。
本発明の第３の目的は、現状高々７．５ｖ程度である耐
圧をそれ以上に高めたＩＩｒ規なピンチ抵抗を得ること
にあシ、回路設計を容易にすることがで１１、かつペレ
ット面積の縮少化も可能とすることにある。
圧をそれ以上に高めたＩＩｒ規なピンチ抵抗を得ること
にあシ、回路設計を容易にすることがで１１、かつペレ
ット面積の縮少化も可能とすることにある。
発明の構成
上記目的を達成する為に１本発明に係るピンチ抵抗は、
バイポーラトランジスタのベース領域より深い接合をも
つことを特徴とする。
バイポーラトランジスタのベース領域より深い接合をも
つことを特徴とする。
発明の実施例
次に本発明をその好ましい一実施例について図面を参照
しながら具体的に説明する。
しながら具体的に説明する。
第３図は本発明の一実施例を示す断面図である。
図において１本発明に係るピンチ抵抗の一実施例は、ピ
ンチ抵抗の抵抗゛領域２１４．ピンチ抵抗の電極領域２
１２（ピンチ抵抗の抵抗領域２１４の表面濃度が低くオ
ーミックコンタクトがとれにくい場合に必要で、バイポ
ーラトランジスタのベース領域２０８と同時に形成され
る）、ピンチ部形成領域２１３（バイポーラトランジス
タのエミッタ２０９と同時に形成される）からなシ′・
たっている。第１図の従来例と異なシ、ピンチ抵抗の抵
抗領域２１４の接合がバイポーラトランジスタのベース
２０８よ）深くなっている様子がうかがえる。
ンチ抵抗の抵抗゛領域２１４．ピンチ抵抗の電極領域２
１２（ピンチ抵抗の抵抗領域２１４の表面濃度が低くオ
ーミックコンタクトがとれにくい場合に必要で、バイポ
ーラトランジスタのベース領域２０８と同時に形成され
る）、ピンチ部形成領域２１３（バイポーラトランジス
タのエミッタ２０９と同時に形成される）からなシ′・
たっている。第１図の従来例と異なシ、ピンチ抵抗の抵
抗領域２１４の接合がバイポーラトランジスタのベース
２０８よ）深くなっている様子がうかがえる。
第４図〜Ｍ６図は理解を助けるため本発明のウェファ−
製造途中を工程順に示したものである。
製造途中を工程順に示したものである。
第４図は基板２０１に埋込み領域２０２を配し、素子領
域を島状に分離する絶縁分離拡散２０３を形成した後１
本発明の基本となるピンチ抵抗の抵抗領域２１４を、例
えばエネルギー５０ＫｅＶ、 ドーズｉ−１〜４Ｘ１
０ｃｍ でボロンをイオン注入し、 １００００Ｃ
のウェット酸素中で３０分酸酸化後１５００Ｃで３時間
ドライブした状態を示している。ひきつづき、パイボー
ラトランジ亥夕のベース領域２０８及びピンチ抵抗の電
極領域２１２を形成するために、９００°Ｃ〜９５００
Ｃでボロンを１５〜２５分拡散し、ひきつづき１０００
０Ｃのウェット酸素中で３０分酸酸化後１５０°Ｃで３
０分ドライブした状態が第５図である。更に、バイポー
ラトランジスタのコレクタ電極領域２０７、エミッタ領
域２０９．ピンチ抵抗のピンチ部形成領域２１３を同時
に形成し第６図となる。その後、絶縁膜にコンタクト窓
を開き、金属配線をパターンニングして本発明は完成す
る。
域を島状に分離する絶縁分離拡散２０３を形成した後１
本発明の基本となるピンチ抵抗の抵抗領域２１４を、例
えばエネルギー５０ＫｅＶ、 ドーズｉ−１〜４Ｘ１
０ｃｍ でボロンをイオン注入し、 １００００Ｃ
のウェット酸素中で３０分酸酸化後１５００Ｃで３時間
ドライブした状態を示している。ひきつづき、パイボー
ラトランジ亥夕のベース領域２０８及びピンチ抵抗の電
極領域２１２を形成するために、９００°Ｃ〜９５００
Ｃでボロンを１５〜２５分拡散し、ひきつづき１０００
０Ｃのウェット酸素中で３０分酸酸化後１５０°Ｃで３
０分ドライブした状態が第５図である。更に、バイポー
ラトランジスタのコレクタ電極領域２０７、エミッタ領
域２０９．ピンチ抵抗のピンチ部形成領域２１３を同時
に形成し第６図となる。その後、絶縁膜にコンタクト窓
を開き、金属配線をパターンニングして本発明は完成す
る。
以上述べてきたように１本発明によりビンチ抵抗の接合
をバイポーラトランジスタのベース領域より深く形成す
ることによ）、ピンチ抵抗のばらつきを押え絶対精度を
向上させることができる。
をバイポーラトランジスタのベース領域より深く形成す
ることによ）、ピンチ抵抗のばらつきを押え絶対精度を
向上させることができる。
又、表面濃度をコントロールすることによ）幅広い比抵
抗を得ることができベレット面積の縮少化に効果がｓｂ
、高比抵抗をもつにもかかわらず高い信頼性を維持でき
る。
抗を得ることができベレット面積の縮少化に効果がｓｂ
、高比抵抗をもつにもかかわらず高い信頼性を維持でき
る。
尚、今まではピンチ抵抗の抵抗領域をピン１チ抵抗形成
にのみ利用する場合を述べたが、その性質を利用してピ
ンチ抵抗形成用拡散領域を、■ホールストッパ、■ラテ
ラルＰＮＰ ）ランジスタの深−コレクタ、■Ｉ”Ｌの
ベース、■スーパーβトランジスタのベース、■より高
いブレークダウン電圧を持つ定電圧用ダイオードの予成
用領域としても用いられることは言うまでもない。
にのみ利用する場合を述べたが、その性質を利用してピ
ンチ抵抗形成用拡散領域を、■ホールストッパ、■ラテ
ラルＰＮＰ ）ランジスタの深−コレクタ、■Ｉ”Ｌの
ベース、■スーパーβトランジスタのベース、■より高
いブレークダウン電圧を持つ定電圧用ダイオードの予成
用領域としても用いられることは言うまでもない。
発明の作用
第２図の濃度プロファイルに示すように、従来のピンチ
抵抗はバイポーラトランジスタの真性ベース領域と深さ
方向の濃度プ１：Ｉファイルが同じであった。一方本発
明によるピンチ抵抗は、その接合ｘｊｐが従来例ｘＪｎ
より深くなっているために。
抵抗はバイポーラトランジスタの真性ベース領域と深さ
方向の濃度プ１：Ｉファイルが同じであった。一方本発
明によるピンチ抵抗は、その接合ｘｊｐが従来例ｘＪｎ
より深くなっているために。
バイポーラトランジスタのエミッタ拡散領域のばらつき
による抵抗の深さ方向の幅の変化率は従来に比べて極め
て小さくなっている。従って、先に述べたようにバイポ
ーラトランジスタのｈｒｘが倍になれば、従来構造にお
いてはピンチ抵抗の抵抗値も２倍になっていたものが本
構造においては高々１．３倍におさえられた。このため
従来−５０％〜＋１００チ程度存在した絶対精度のばら
つきが一３０９６〜＋４０チと現状の拡、散抵抗のばら
つきに近づいてきている。
による抵抗の深さ方向の幅の変化率は従来に比べて極め
て小さくなっている。従って、先に述べたようにバイポ
ーラトランジスタのｈｒｘが倍になれば、従来構造にお
いてはピンチ抵抗の抵抗値も２倍になっていたものが本
構造においては高々１．３倍におさえられた。このため
従来−５０％〜＋１００チ程度存在した絶対精度のばら
つきが一３０９６〜＋４０チと現状の拡、散抵抗のばら
つきに近づいてきている。
又、第２図に示すように１本発明においては。
バイポーラトランジスタのベース領域とは別にピンチ抵
抗を形成してお）、その表面濃度ＮＰを従来よ）低くす
ることにより、極めて高い比抵抗を得ることができる。
抗を形成してお）、その表面濃度ＮＰを従来よ）低くす
ることにより、極めて高い比抵抗を得ることができる。
従って１通常のバイポーラトランジスタの動作範囲で５
０にΩろ砒の高比抵抗ピンチ抵抗を容易に実現できる。
０にΩろ砒の高比抵抗ピンチ抵抗を容易に実現できる。
更に１本発明によるピンチ抵抗は、抵抗部にエミッタ拡
散領域を捲じているために、単なる高比抵抗イオン注入
抵抗と異な９１表面電荷等の表面状態の影響を受けるこ
とがなく高信頼度を保つことができる。又。
散領域を捲じているために、単なる高比抵抗イオン注入
抵抗と異な９１表面電荷等の表面状態の影響を受けるこ
とがなく高信頼度を保つことができる。又。
表面濃度ＮＰを低くすることによりピンチ抵抗自体の耐
圧をも高くできる。更に１表面濃度ＮＰを適度に制御す
ることにより、ピンチ抵抗部の不純物電荷量をバイポー
ラトランジスタの真性ベース領域の電荷量に比べて多く
することも可能であシ。
圧をも高くできる。更に１表面濃度ＮＰを適度に制御す
ることにより、ピンチ抵抗部の不純物電荷量をバイポー
ラトランジスタの真性ベース領域の電荷量に比べて多く
することも可能であシ。
拡散抵抗と従来のピンチ抵抗との中間の比抵抗を得るこ
ともできる。
ともできる。
発明の効果
以上述べてきたように１本発明によるピンチ抵抗は、よ
り小さい絶対精度のばらつき及び高耐圧化によって回路
設計を容易にすることができる。
り小さい絶対精度のばらつき及び高耐圧化によって回路
設計を容易にすることができる。
また１幅広い比抵抗の利用によりベレットの縮小化が実
現でき高信頼度化も実現できる。
現でき高信頼度化も実現できる。
第１図はピンチ抵抗の従来例を示す断面図、第２図は本
発明の効果の理解を助けるための拡散の濃度プロファイ
ルを示す図、第３図は本発明の一実施例を示す断面図、
第４図〜第６図は本発明の一実施例の工程を示す断面図
である。 １０１ 、２０１・・・基板、 １０２．２０２・・
・埋込領域、１０３゜２０３・・・絶縁分離拡散領域、
１０４．２０４・・・絶縁膜、１０５゜２０５・・
・金属配線、 １０６．２０６・・・エピタキシャル
層、１０７ 、２０７・・・コレクタ電極領域、 １
０８，２０８・・・バイポーラトランジスタベース領域
、 １０９，２０９・・・バイポーラトランジスタエ
ミッタ領域、１１０・・・従来例のピンチ抵抗のピンチ
部形成領域、１１１・・・従来例のピンチ抵抗の抵抗領
域、２１２・・・本発明のピンチ抵抗の電極領域、２１
３・・・本発明のピンチ抵抗のピンチ部形成領域、２１
４・・・本発明のピンチ抵抗の抵抗領域 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第１図 第３図 第２図
発明の効果の理解を助けるための拡散の濃度プロファイ
ルを示す図、第３図は本発明の一実施例を示す断面図、
第４図〜第６図は本発明の一実施例の工程を示す断面図
である。 １０１ 、２０１・・・基板、 １０２．２０２・・
・埋込領域、１０３゜２０３・・・絶縁分離拡散領域、
１０４．２０４・・・絶縁膜、１０５゜２０５・・
・金属配線、 １０６．２０６・・・エピタキシャル
層、１０７ 、２０７・・・コレクタ電極領域、 １
０８，２０８・・・バイポーラトランジスタベース領域
、 １０９，２０９・・・バイポーラトランジスタエ
ミッタ領域、１１０・・・従来例のピンチ抵抗のピンチ
部形成領域、１１１・・・従来例のピンチ抵抗の抵抗領
域、２１２・・・本発明のピンチ抵抗の電極領域、２１
３・・・本発明のピンチ抵抗のピンチ部形成領域、２１
４・・・本発明のピンチ抵抗の抵抗領域 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第１図 第３図 第２図
Claims (1)
- バイポーラトランジスタのベース領域より深い接合をも
つことを特徴とするピンチ抵抗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16034284A JPS6139565A (ja) | 1984-07-31 | 1984-07-31 | ピンチ抵抗 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16034284A JPS6139565A (ja) | 1984-07-31 | 1984-07-31 | ピンチ抵抗 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6139565A true JPS6139565A (ja) | 1986-02-25 |
Family
ID=15712906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16034284A Pending JPS6139565A (ja) | 1984-07-31 | 1984-07-31 | ピンチ抵抗 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6139565A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0836230A3 (en) * | 1996-10-14 | 1998-08-05 | Sharp Kabushiki Kaisha | Power transistor |
| JP2006013233A (ja) * | 2004-06-28 | 2006-01-12 | Fujitsu Ltd | 抵抗素子を含む半導体装置及びその製造方法 |
-
1984
- 1984-07-31 JP JP16034284A patent/JPS6139565A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0836230A3 (en) * | 1996-10-14 | 1998-08-05 | Sharp Kabushiki Kaisha | Power transistor |
| KR100272052B1 (ko) * | 1996-10-14 | 2000-11-15 | 마찌다 가쯔히꼬 | 파워 트랜지스터 |
| JP2006013233A (ja) * | 2004-06-28 | 2006-01-12 | Fujitsu Ltd | 抵抗素子を含む半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0291976A (ja) | 縦型溝型ｍｏｓ ｆｅｔの製造方法 | |
| JP3199452B2 (ja) | Ｐｎｐ装置用ｐ埋め込み層の製造方法 | |
| JPS6225452A (ja) | Ｃｍｏｓトランジスタの製造法 | |
| JPS6139565A (ja) | ピンチ抵抗 | |
| JPS59149055A (ja) | バイポ−ラプレ−ナトランジスタの製造方法 | |
| JPS63124580A (ja) | 高耐圧ｐｎ接合構造及びその形成方法 | |
| JPH0252858B2 (ja) | ||
| JP2858622B2 (ja) | 半導体装置 | |
| JPS63217641A (ja) | 半導体デバイスの製造方法と半導体デバイス | |
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JP3140879B2 (ja) | 半導体装置及びその製造方法 | |
| JP2808945B2 (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS60175457A (ja) | 電界効果トランジスタの製造方法 | |
| JP3327658B2 (ja) | 縦型バイポーラトランジスタの製造方法 | |
| JPH0464179B2 (ja) | ||
| JPH0613391A (ja) | 半導体装置およびその製造方法 | |
| JPH0128508B2 (ja) | ||
| JPS63209124A (ja) | 半導体装置の製造方法 | |
| JPS6336563A (ja) | トランジスタ製造方法 | |
| Kamins et al. | Patterned implanted buried‐oxide transistor structures | |
| JP3356108B2 (ja) | 半導体装置の製造方法 | |
| JPH1098111A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPH04250629A (ja) | 半導体装置及びその製造方法 | |
| JPS6018951A (ja) | 半導体装置の製造法 |