JPH0464179B2 - - Google Patents
Info
- Publication number
- JPH0464179B2 JPH0464179B2 JP59030653A JP3065384A JPH0464179B2 JP H0464179 B2 JPH0464179 B2 JP H0464179B2 JP 59030653 A JP59030653 A JP 59030653A JP 3065384 A JP3065384 A JP 3065384A JP H0464179 B2 JPH0464179 B2 JP H0464179B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- region
- base
- polycrystalline semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、ベース抵抗の低減をはつたバイポ
ーラトランジスタの製造方法に関するものであ
る。
ーラトランジスタの製造方法に関するものであ
る。
従来例の構成とその問題点
バイポーラトランジスタの低雑音化、高周波化
を図るために、たとえばベース抵抗を下げること
が提唱されている。
を図るために、たとえばベース抵抗を下げること
が提唱されている。
この方法の一つとして、たとえば、ベース領域
の不純物濃度を高くする方法があるが、この方法
には、活性ベース領域の不純物濃度も高くなるた
めエミツタからのキヤリアの注入効率が低くなり
電流増幅率hFEが低下する問題点がある。
の不純物濃度を高くする方法があるが、この方法
には、活性ベース領域の不純物濃度も高くなるた
めエミツタからのキヤリアの注入効率が低くなり
電流増幅率hFEが低下する問題点がある。
この問題点を解決するため、さらに改良された
方法として、活性ベース領域を低不純物濃度と
し、ベースコンタクト領域を高不純物濃度にする
方法が提案されている。しかし、ベースコンタク
ト領域の不純物濃度を高くしすぎると格子欠陥や
転位などの発生が顕著となり結晶の完全性が得ら
れず１／雑音が大きくなるという不都合が生じ
る。
方法として、活性ベース領域を低不純物濃度と
し、ベースコンタクト領域を高不純物濃度にする
方法が提案されている。しかし、ベースコンタク
ト領域の不純物濃度を高くしすぎると格子欠陥や
転位などの発生が顕著となり結晶の完全性が得ら
れず１／雑音が大きくなるという不都合が生じ
る。
これらの不都合を排除してベース抵抗を下げる
方法として、第１図に示すように、ベース電極と
して多結晶シリコン層を使用することにより、ベ
ース電極をエミツタ領域に近づけベースコンタク
ト領域でのベース抵抗を下げる方法がとられてい
る。
方法として、第１図に示すように、ベース電極と
して多結晶シリコン層を使用することにより、ベ
ース電極をエミツタ領域に近づけベースコンタク
ト領域でのベース抵抗を下げる方法がとられてい
る。
この構造のトランジスタは、高不純物濃度のｎ
形シリコン基板１の上に低不純物濃度のｎ形のエ
ピタキシヤル層２を成長させ、この上に絶縁膜３
（図示していないがエミツタ領域形成部分の上に
もある）をマスクとしてｐ形の不純物がドープさ
れ、ベース電極となる多結晶シリコン膜４を選択
的に形成し、イオン注入と多結晶シリコン膜４か
らの不純物拡散によりベース領域５を作るととも
に、多結晶シリコン膜４の表面とベース領域５の
表面の一部分を酸化シリコン膜６に変換し、次
に、エミツタ領域形成部分の上の絶縁膜（図示せ
ず）を除去し、酸化シリコン膜６をマスクとして
ｎ形不純物をドープした多結晶シリコン膜７を選
択的に形成し、この多結晶シリコン膜７からの不
純物拡散によりエミツタ領域８を作り込み、最後
に、多結晶シリコン膜４と７に電極９を形成する
過程を経ることによつて実現される。
形シリコン基板１の上に低不純物濃度のｎ形のエ
ピタキシヤル層２を成長させ、この上に絶縁膜３
（図示していないがエミツタ領域形成部分の上に
もある）をマスクとしてｐ形の不純物がドープさ
れ、ベース電極となる多結晶シリコン膜４を選択
的に形成し、イオン注入と多結晶シリコン膜４か
らの不純物拡散によりベース領域５を作るととも
に、多結晶シリコン膜４の表面とベース領域５の
表面の一部分を酸化シリコン膜６に変換し、次
に、エミツタ領域形成部分の上の絶縁膜（図示せ
ず）を除去し、酸化シリコン膜６をマスクとして
ｎ形不純物をドープした多結晶シリコン膜７を選
択的に形成し、この多結晶シリコン膜７からの不
純物拡散によりエミツタ領域８を作り込み、最後
に、多結晶シリコン膜４と７に電極９を形成する
過程を経ることによつて実現される。
ところで、このトランジスタの製造方法では、
マスク合せ精度の関係からエミツタ領域８の端か
らベース電極用多結晶シリコン膜４の端までの距
離Ａが1μm以上離れてしまう。この距離は、ベー
ス抵抗を低下させる観点からみると十分に短かい
距離とは言い難いためベース抵抗が十分に低くな
らない不都合が生じる。
マスク合せ精度の関係からエミツタ領域８の端か
らベース電極用多結晶シリコン膜４の端までの距
離Ａが1μm以上離れてしまう。この距離は、ベー
ス抵抗を低下させる観点からみると十分に短かい
距離とは言い難いためベース抵抗が十分に低くな
らない不都合が生じる。
発明の目的
本発明は上記の不都合を排除することができる
トランジスタ、すなわち、エミツタ領域の端から
ベース電極用多結晶シリコン層までの距離を1μm
以内に近づけベース抵抗を十分に下げることがで
きるトランジスタの製造方法を提供するものであ
る。
トランジスタ、すなわち、エミツタ領域の端から
ベース電極用多結晶シリコン層までの距離を1μm
以内に近づけベース抵抗を十分に下げることがで
きるトランジスタの製造方法を提供するものであ
る。
発明の構成
コレクタ領域となる一導電形の半導体層上に逆
導電形の不純物をドープした第１多結晶半導体層
を選択的に形成し、同第１多結晶半導体層内の不
純物を前記半導体層へ拡散させベース領域を形成
すると同時に、前記第１多結晶半導体層の表面を
第１酸化物に変換する工程、前記ベース領域上に
選択的にエミツタ形成用の開口を形成し、前記開
口の底面および側面を第２酸化物に変換する工
程、垂直エツチング法により前記開口の底面の第
２酸化物を除去する工程、前記開口内に前記一導
電形の不純物をドープした第２多結晶半導体層を
選択的に形成し、同第２多結晶半導体層内の不純
物を前記ベース領域内に拡散させエミツタ領域を
形成する工程、前記第１多結晶半導体層と前記第
２多結晶半導体層に電極を形成する工程を経てバ
イポーラトランジスタを作り込むものである。こ
の方法によれば、ベース電極用多結晶半導体層の
端部がエミツタ領域から1μm以内の所に位置した
トランジスタが得られ、ベース抵抗を大きく下げ
ることができる。
導電形の不純物をドープした第１多結晶半導体層
を選択的に形成し、同第１多結晶半導体層内の不
純物を前記半導体層へ拡散させベース領域を形成
すると同時に、前記第１多結晶半導体層の表面を
第１酸化物に変換する工程、前記ベース領域上に
選択的にエミツタ形成用の開口を形成し、前記開
口の底面および側面を第２酸化物に変換する工
程、垂直エツチング法により前記開口の底面の第
２酸化物を除去する工程、前記開口内に前記一導
電形の不純物をドープした第２多結晶半導体層を
選択的に形成し、同第２多結晶半導体層内の不純
物を前記ベース領域内に拡散させエミツタ領域を
形成する工程、前記第１多結晶半導体層と前記第
２多結晶半導体層に電極を形成する工程を経てバ
イポーラトランジスタを作り込むものである。こ
の方法によれば、ベース電極用多結晶半導体層の
端部がエミツタ領域から1μm以内の所に位置した
トランジスタが得られ、ベース抵抗を大きく下げ
ることができる。
実施例の説明
本発明のトランジスタの製造方法の一実施例を
第２図ａ〜ｆの断面図を参照にして説明する。
第２図ａ〜ｆの断面図を参照にして説明する。
まず、コレクタ領域となる高不純物濃度のｎ形
のシリコン基板１を準備し、その上に低不純物濃
度のｎ形のエピタキシヤル層２を１〜20μmの厚
さに成長させる。この後に、表面に酸化シリコン
膜１０を形成し、周知の写真蝕刻法によりベース
領域となる部分の酸化シリコン膜１０を除去す
る。次に、表面全域に多結晶シリコン膜１１を形
成し、イオン注入法により多結晶シリコン膜１１
の中にボロンイオンB+を注入する。この後、ベ
ース領域を形成するべき部分およびベース電極の
コンタクト部分にある多結晶シリコン膜１１のみ
を残し、他を全て除去する。次に、多結晶シリコ
ン膜１１の中にドープされたボロンの不純物をｎ
形エピタキシヤル層中に酸化性雰囲気中で拡散さ
せてベース領域５を形成すると同時に、多結晶シ
リコン膜１１の表面を酸化シリコン膜１２に変換
する。この時、酸化シリコン膜１０の表面にも酸
化シリコン膜１２が形成される。〔第２図ａ〕。
のシリコン基板１を準備し、その上に低不純物濃
度のｎ形のエピタキシヤル層２を１〜20μmの厚
さに成長させる。この後に、表面に酸化シリコン
膜１０を形成し、周知の写真蝕刻法によりベース
領域となる部分の酸化シリコン膜１０を除去す
る。次に、表面全域に多結晶シリコン膜１１を形
成し、イオン注入法により多結晶シリコン膜１１
の中にボロンイオンB+を注入する。この後、ベ
ース領域を形成するべき部分およびベース電極の
コンタクト部分にある多結晶シリコン膜１１のみ
を残し、他を全て除去する。次に、多結晶シリコ
ン膜１１の中にドープされたボロンの不純物をｎ
形エピタキシヤル層中に酸化性雰囲気中で拡散さ
せてベース領域５を形成すると同時に、多結晶シ
リコン膜１１の表面を酸化シリコン膜１２に変換
する。この時、酸化シリコン膜１０の表面にも酸
化シリコン膜１２が形成される。〔第２図ａ〕。
次に、写真蝕刻法によりベース領域上で、しか
もエミツタ領域を形成するべき部分の上に位置す
る酸化シリコン膜１２と多結晶シリコン膜１１を
選択的に除去して開口１３を形成する。そして熱
酸化法により表面全域を酸化することにより、開
口１３の底面と側面をも覆う酸化シリコン膜１４
を形成する〔第２図ｂ〕。
もエミツタ領域を形成するべき部分の上に位置す
る酸化シリコン膜１２と多結晶シリコン膜１１を
選択的に除去して開口１３を形成する。そして熱
酸化法により表面全域を酸化することにより、開
口１３の底面と側面をも覆う酸化シリコン膜１４
を形成する〔第２図ｂ〕。
この後、プラズマエツチング法で酸化シリコン
膜１４を垂直方向にエツチングすることにより、
開口１３の底面にシリコン方面を露出させる。こ
の時開口１３の側面には酸化シリコン膜１４が残
る〔第２図ｃ〕。
膜１４を垂直方向にエツチングすることにより、
開口１３の底面にシリコン方面を露出させる。こ
の時開口１３の側面には酸化シリコン膜１４が残
る〔第２図ｃ〕。
次に、表面全或に多結晶シリコン膜１５を形成
し、イオン注入法により多結晶シリコン膜１５の
中に砒素イオンAs+をイオン注入しさらに熱処理
を施すことによりエミツタ領域８を形成する。こ
の時エミツタの拡散の横広がりを開口窓１３の側
面の酸化シリコン膜１４の厚さより小さくする。
〔第２図ｄ〕。
し、イオン注入法により多結晶シリコン膜１５の
中に砒素イオンAs+をイオン注入しさらに熱処理
を施すことによりエミツタ領域８を形成する。こ
の時エミツタの拡散の横広がりを開口窓１３の側
面の酸化シリコン膜１４の厚さより小さくする。
〔第２図ｄ〕。
この後、エミツタ領域８の上の多結晶シリコン
膜１５のみ残し、他を全て除去する〔第２図ｅ〕。
膜１５のみ残し、他を全て除去する〔第２図ｅ〕。
多結晶シリコン膜１１の上の酸化シリコン膜１
２を選択的に除去し、金属電極用のコンタクト窓
をあけ、この部分とエミツタ電極となる多結晶シ
リコン膜１５の双方の上に高純度のアルミニウム
Alあるいは重量比で１％のシリコンSiを含んだ
アルミニウムを用いて電極９を形成することによ
りトランジスタが形成される〔第２図ｆ〕。
２を選択的に除去し、金属電極用のコンタクト窓
をあけ、この部分とエミツタ電極となる多結晶シ
リコン膜１５の双方の上に高純度のアルミニウム
Alあるいは重量比で１％のシリコンSiを含んだ
アルミニウムを用いて電極９を形成することによ
りトランジスタが形成される〔第２図ｆ〕。
このように本発明のトランジスタの製造方法で
は、エミツタ形成用の開口窓の側面の酸化シリコ
ン膜の厚さが形成条件により自由にコントロール
できるため、ベース電極用多結晶シリコン膜をエ
ミツタ領域の0.1〜1μm以内の近傍にまで近づけ
ることができ、ベースコンタクト領域の抵抗がほ
とんど無視できベース抵抗を大幅に低減すること
ができる。
は、エミツタ形成用の開口窓の側面の酸化シリコ
ン膜の厚さが形成条件により自由にコントロール
できるため、ベース電極用多結晶シリコン膜をエ
ミツタ領域の0.1〜1μm以内の近傍にまで近づけ
ることができ、ベースコンタクト領域の抵抗がほ
とんど無視できベース抵抗を大幅に低減すること
ができる。
発明の効果
以上説明したように本発明のトランジスタの製
造方法によれば、シリコンの結晶性を損なうこと
なくベース抵抗の低減を図ることができ、トラン
ジスタの雑音特性および高周波特性を改善するこ
とができる。
造方法によれば、シリコンの結晶性を損なうこと
なくベース抵抗の低減を図ることができ、トラン
ジスタの雑音特性および高周波特性を改善するこ
とができる。
第１図は従来の高周波トランジスタの断面構造
図、第２図ａ〜ｆは本発明のベース抵抗低減のト
ランジスタの一実施例の断面図である。 １……ｎ形シリコン基板、２……ｎ形エピタキ
シヤル層、３……絶縁膜、４，７，１１，１５…
…多結晶シリコン膜、５……ベース領域、６，１
０，１２，１４……酸化シリコン膜、８……エミ
ツタ領域、９……電極、１３……開口窓。
図、第２図ａ〜ｆは本発明のベース抵抗低減のト
ランジスタの一実施例の断面図である。 １……ｎ形シリコン基板、２……ｎ形エピタキ
シヤル層、３……絶縁膜、４，７，１１，１５…
…多結晶シリコン膜、５……ベース領域、６，１
０，１２，１４……酸化シリコン膜、８……エミ
ツタ領域、９……電極、１３……開口窓。
Claims (1)
- １ コレクタ領域となる一導電形の半導体層上に
逆導電形の不純物をドープした第１多結晶半導体
層を選択的に形成し、同第１多結晶半導体層内の
不純物を前記半導体層へ拡散させベース領域を形
成すると同時に、前記第１多結晶半導体層の表面
を第１酸化物に変換する工程、前記ベース領域上
に選択的にエミツタ形成用の開口を形成し、前記
開口の底面および側面を第２酸化物に変換する工
程、垂直エツチング法により前記開口の底面の第
２酸化物を除去する工程、前記開口内に前記一導
電形の不純物をドープした第２多結晶半導体層を
選択的に形成し、同第２多結晶半導体層内の不純
物を前記ベース領域内に拡散させエミツタ領域を
形成する工程、前記第１多結晶半導体層と前記第
２多結晶半導体層上に電極を形成する工程を具備
することを特徴とするトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59030653A JPS60175452A (ja) | 1984-02-20 | 1984-02-20 | トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59030653A JPS60175452A (ja) | 1984-02-20 | 1984-02-20 | トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60175452A JPS60175452A (ja) | 1985-09-09 |
| JPH0464179B2 true JPH0464179B2 (ja) | 1992-10-14 |
Family
ID=12309747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59030653A Granted JPS60175452A (ja) | 1984-02-20 | 1984-02-20 | トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60175452A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62150748A (ja) * | 1985-12-24 | 1987-07-04 | Rohm Co Ltd | 半導体装置の配線形成方法 |
| JPS62150746A (ja) * | 1985-12-24 | 1987-07-04 | Rohm Co Ltd | 半導体装置の配線形成方法 |
| JP2641856B2 (ja) * | 1987-02-23 | 1997-08-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH03256332A (ja) * | 1990-03-06 | 1991-11-15 | Sharp Corp | 縦型バイポーラトランジスタ素子及び該素子を備えたｂｉ―ＣＭＯＳインバータ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5427774A (en) * | 1977-08-03 | 1979-03-02 | Nec Corp | Semiconductor device |
| JPS5470776A (en) * | 1977-11-16 | 1979-06-06 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its manufacture |
| JPS57128063A (en) * | 1981-01-30 | 1982-08-09 | Toshiba Corp | Semiconductor device and manufacture thereof |
-
1984
- 1984-02-20 JP JP59030653A patent/JPS60175452A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60175452A (ja) | 1985-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4036672A (en) | Method of making a junction type field effect transistor | |
| KR100275544B1 (ko) | 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US6642553B1 (en) | Bipolar transistor and method for producing same | |
| JPH08228001A (ja) | 半導体装置及びその製造方法 | |
| JPS60175453A (ja) | トランジスタの製造方法 | |
| JPH0464179B2 (ja) | ||
| EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JPS61296767A (ja) | 半導体装置の製造方法 | |
| JPH0464180B2 (ja) | ||
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH0362015B2 (ja) | ||
| JPS6159871A (ja) | 半導体装置の製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH05109745A (ja) | 半導体装置 | |
| JPH01111372A (ja) | 半導体装置の製造方法 | |
| KR0177386B1 (ko) | 박막트랜지스터 제조방법 | |
| JPS61224355A (ja) | 半導体装置及びその製造方法 | |
| JP3113262B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JPH07114208B2 (ja) | トランジスタの製造方法 | |
| JPH0137856B2 (ja) | ||
| JPS6018951A (ja) | 半導体装置の製造法 | |
| JPS58216462A (ja) | 半導体装置及びその製造方法 |