JPS6139742B2 - - Google Patents
Info
- Publication number
- JPS6139742B2 JPS6139742B2 JP56151292A JP15129281A JPS6139742B2 JP S6139742 B2 JPS6139742 B2 JP S6139742B2 JP 56151292 A JP56151292 A JP 56151292A JP 15129281 A JP15129281 A JP 15129281A JP S6139742 B2 JPS6139742 B2 JP S6139742B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- metal film
- substrate
- film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/80—Arrangements for protection of devices protecting against overcurrent or overload, e.g. fuses or shunts
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
この発明は、特に外部サージ電圧に対する保護
回路を改善した集積回路に関する。
回路を改善した集積回路に関する。
一般に過電圧等の外部サージ電圧の影響を受け
やすい環境に設けられる集積回路には、外部サー
ジに対する保護回路が必要である。例えば、自動
車用点火装置等に使用されるハイブリツド厚膜集
積回路には、その外部端子に点火火花等によつて
発生する外部サージ電圧が印加され、その点火火
花等のエネルギーが大きい場合には上記厚膜集積
回路の回路素子が破壊されることがある。このよ
うな外部サージ電圧に対して回路素子を保護する
ため、従来第１図Ａ，Ｂに示すように集積回路１
１には保護回路が設けられる。すなわち、図Ａに
示すように外部配線と内部回路１２を接続するた
めの外部端子１３に十分大きな容量を有するコン
デンサ１４を設ける。このコンデンサ１４からな
る保護回路によつて、外部サージのエネルギーを
吸収して内部回路１２の回路素子を保護すること
ができる。また、図Ｂに示すようにコンデンサ１
４の代りに大きな電力特性を有するツエナーダイ
オード１５を設けてもよい。しかしながら、この
ような保護回路では、大容量のコンデンサ１４を
使用する場合、集積回路１１の周波数応答の劣
化、チツプ面積の増大、および大容量のコンデン
サ１４のコストが高いなどの欠点が生ずる。ま
た、ツエナーダイオード１５を使用した場合に
は、集積回路１１の入力信号等の振幅が制限され
て、ダイナミツクレンジが十分取れないなどの欠
点がある。
やすい環境に設けられる集積回路には、外部サー
ジに対する保護回路が必要である。例えば、自動
車用点火装置等に使用されるハイブリツド厚膜集
積回路には、その外部端子に点火火花等によつて
発生する外部サージ電圧が印加され、その点火火
花等のエネルギーが大きい場合には上記厚膜集積
回路の回路素子が破壊されることがある。このよ
うな外部サージ電圧に対して回路素子を保護する
ため、従来第１図Ａ，Ｂに示すように集積回路１
１には保護回路が設けられる。すなわち、図Ａに
示すように外部配線と内部回路１２を接続するた
めの外部端子１３に十分大きな容量を有するコン
デンサ１４を設ける。このコンデンサ１４からな
る保護回路によつて、外部サージのエネルギーを
吸収して内部回路１２の回路素子を保護すること
ができる。また、図Ｂに示すようにコンデンサ１
４の代りに大きな電力特性を有するツエナーダイ
オード１５を設けてもよい。しかしながら、この
ような保護回路では、大容量のコンデンサ１４を
使用する場合、集積回路１１の周波数応答の劣
化、チツプ面積の増大、および大容量のコンデン
サ１４のコストが高いなどの欠点が生ずる。ま
た、ツエナーダイオード１５を使用した場合に
は、集積回路１１の入力信号等の振幅が制限され
て、ダイナミツクレンジが十分取れないなどの欠
点がある。
このような欠点を解決する手段として、第２図
Ａ（平面図で必要な部分のみ示す）に示すよう
に、集積回路１１の基板（例えばセラミツク）２
１上に外部端子（図示せず）と接続される銀・パ
ラジウム等の例えばパツド部２２を設け、このパ
ツド部２２と所定の間隔、すなわちギヤツプ２３
をもつて銀・パラジウム等の金属膜２４を設け
る。この金属膜２３は、接地電位を得るように、
例えば回路の接地電源線（図示せず）に接続す
る。このような保護回路では、パツド部２２に外
部サージ電圧が印加された場合、ギヤツプ２３の
部分に例えば空気の絶縁破壊が生じて外部サージ
が接地電位の金属膜２４へ放電することによつ
て、パツド部２２に接続されている回路素子を保
護することができる。また、上記のように集積回
路１１の周波数応答および振幅特性などが悪化す
ることもない。
Ａ（平面図で必要な部分のみ示す）に示すよう
に、集積回路１１の基板（例えばセラミツク）２
１上に外部端子（図示せず）と接続される銀・パ
ラジウム等の例えばパツド部２２を設け、このパ
ツド部２２と所定の間隔、すなわちギヤツプ２３
をもつて銀・パラジウム等の金属膜２４を設け
る。この金属膜２３は、接地電位を得るように、
例えば回路の接地電源線（図示せず）に接続す
る。このような保護回路では、パツド部２２に外
部サージ電圧が印加された場合、ギヤツプ２３の
部分に例えば空気の絶縁破壊が生じて外部サージ
が接地電位の金属膜２４へ放電することによつ
て、パツド部２２に接続されている回路素子を保
護することができる。また、上記のように集積回
路１１の周波数応答および振幅特性などが悪化す
ることもない。
ところで、上記のような厚膜集積回路は耐湿性
対策等のために、第２図Ｂ（断面図）に示すよう
に、基板２１全体をシリコンゲル等の樹脂２５で
被覆することが多い。このような樹脂２５は、通
常空気と比較して絶縁耐圧が非常に大きい。した
がつて、外部端子１３から外部サージ電圧がパツ
ド部２２に印加された場合、ギヤツプ２３の部分
に存在する樹脂２５に絶縁破壊が生ずることな
く、外部サージが接地電位の金属膜２４に放電さ
れない状態があるなど、保護動作が不安定になる
欠点がある。
対策等のために、第２図Ｂ（断面図）に示すよう
に、基板２１全体をシリコンゲル等の樹脂２５で
被覆することが多い。このような樹脂２５は、通
常空気と比較して絶縁耐圧が非常に大きい。した
がつて、外部端子１３から外部サージ電圧がパツ
ド部２２に印加された場合、ギヤツプ２３の部分
に存在する樹脂２５に絶縁破壊が生ずることな
く、外部サージが接地電位の金属膜２４に放電さ
れない状態があるなど、保護動作が不安定になる
欠点がある。
この発明は、上記の事情を鑑みてなされたもの
で、外部端子に印加される外部サージ電圧に対し
て、回路素子の保護を確実に行なうことができ、
回路動作の安定な高い信頼性を有する集積回路を
提供することを目的とする。
で、外部端子に印加される外部サージ電圧に対し
て、回路素子の保護を確実に行なうことができ、
回路動作の安定な高い信頼性を有する集積回路を
提供することを目的とする。
以下図面を参照してこの発明の一実施例につい
て説明する。第３図Ａ，Ｂは、この発明の一実施
例に係る集積回路１１の構成（必要な部分のみ示
す）を示すもので、図Ａ（平面図）に示すように
セラミツク等の基板２１上に回路を構成する回路
素子（図示せず）と接続される銀・パラジウム等
の例えばパツド部２２が設けられる。このパツド
部２２と所定の間隔、すなわちギヤツプ２３をも
つて銀・パラジウム等の金属膜２４が設けられ、
この金属膜２４は接地電位を得るように例えば集
積回路の接地電源線（図示せず）に接続される。
そして、このギヤツプ２３の部分にパツド部２２
と金属膜２４が接続する如く十分絶縁耐圧の低い
例えばハンダレジスト等の絶縁膜３１が設けられ
る。さらに、このような基板２１全体に対して、
図Ｂ（断面図）に示すように耐湿性対策等のため
に絶縁耐圧の高いシリコンゲル等の樹脂２５によ
つて被覆される。
て説明する。第３図Ａ，Ｂは、この発明の一実施
例に係る集積回路１１の構成（必要な部分のみ示
す）を示すもので、図Ａ（平面図）に示すように
セラミツク等の基板２１上に回路を構成する回路
素子（図示せず）と接続される銀・パラジウム等
の例えばパツド部２２が設けられる。このパツド
部２２と所定の間隔、すなわちギヤツプ２３をも
つて銀・パラジウム等の金属膜２４が設けられ、
この金属膜２４は接地電位を得るように例えば集
積回路の接地電源線（図示せず）に接続される。
そして、このギヤツプ２３の部分にパツド部２２
と金属膜２４が接続する如く十分絶縁耐圧の低い
例えばハンダレジスト等の絶縁膜３１が設けられ
る。さらに、このような基板２１全体に対して、
図Ｂ（断面図）に示すように耐湿性対策等のため
に絶縁耐圧の高いシリコンゲル等の樹脂２５によ
つて被覆される。
このように構成される集積回路において、第３
図Ｂに示すように、パツド部２２に接続される外
部端子１３から外部サージ電圧が印加された場
合、絶縁膜３１は例えば樹脂２５に比較して十分
絶縁耐圧が低いため、外部サージの過電圧等によ
つて絶縁破壊が比較的容易に発生する。したがつ
て、パツド部２２と接地電位の金属膜２４は導通
状態となり、外部サージの大部分は、パツド部２
２から金属膜２４へ放電されることになり、外部
サージ電圧から回路素子を保護することができ
る。
図Ｂに示すように、パツド部２２に接続される外
部端子１３から外部サージ電圧が印加された場
合、絶縁膜３１は例えば樹脂２５に比較して十分
絶縁耐圧が低いため、外部サージの過電圧等によ
つて絶縁破壊が比較的容易に発生する。したがつ
て、パツド部２２と接地電位の金属膜２４は導通
状態となり、外部サージの大部分は、パツド部２
２から金属膜２４へ放電されることになり、外部
サージ電圧から回路素子を保護することができ
る。
第４図Ａ，Ｂはこの発明の他の実施例を示すも
ので、上記実施例においてパツド部２２に印加さ
れた外部サージの放電のバイパスである絶縁膜３
１の代りに例えば100KΩ以上の高抵抗で金属酸
化物等の膜（以下高抵抗膜と称する）４１を設け
た集積回路である。この場合でも、上記実施例と
ほぼ同様の効果を有するが、絶縁膜３１に対して
高抵抗膜４１の方がバイパス効果、すなわち外部
サージの放電が発生しやすいため、比較的確実な
保護動作を行なうことができる。但し、この場合
には、外部サージ以外の回路動作に必要な入力信
号等の一部がパツド部２２から接地電位の金属膜
２４へ流れることになるため、集積回路の回路動
作上さしつかえない部分に上記高抵抗膜４１を設
けることが望ましい。なお、他の構成および動作
は上記実施例と同様であるため説明は省略する。
ので、上記実施例においてパツド部２２に印加さ
れた外部サージの放電のバイパスである絶縁膜３
１の代りに例えば100KΩ以上の高抵抗で金属酸
化物等の膜（以下高抵抗膜と称する）４１を設け
た集積回路である。この場合でも、上記実施例と
ほぼ同様の効果を有するが、絶縁膜３１に対して
高抵抗膜４１の方がバイパス効果、すなわち外部
サージの放電が発生しやすいため、比較的確実な
保護動作を行なうことができる。但し、この場合
には、外部サージ以外の回路動作に必要な入力信
号等の一部がパツド部２２から接地電位の金属膜
２４へ流れることになるため、集積回路の回路動
作上さしつかえない部分に上記高抵抗膜４１を設
けることが望ましい。なお、他の構成および動作
は上記実施例と同様であるため説明は省略する。
第５図は、この発明のさらに他の実施例を示す
もので、パツド部２２および接地電位の金属膜２
４ａ〜２４ｃ間に複数のギヤツプ２３ａ〜２３ｃ
が設けられ、この各ギヤツプ２３ａ，２３ｂの部
分に絶縁耐圧の低い絶縁膜３１および高抵抗膜４
１がそれぞれ設けられ、パツド部２２と金属膜２
４ａ，２４ｂが接続される。さらに、パツド部２
２と金属膜２４ｃのギヤツプ２３ｃには、通常基
板２１を被覆する際のシリコンゲル等の樹脂が設
けられる。
もので、パツド部２２および接地電位の金属膜２
４ａ〜２４ｃ間に複数のギヤツプ２３ａ〜２３ｃ
が設けられ、この各ギヤツプ２３ａ，２３ｂの部
分に絶縁耐圧の低い絶縁膜３１および高抵抗膜４
１がそれぞれ設けられ、パツド部２２と金属膜２
４ａ，２４ｂが接続される。さらに、パツド部２
２と金属膜２４ｃのギヤツプ２３ｃには、通常基
板２１を被覆する際のシリコンゲル等の樹脂が設
けられる。
このような構成の集積回路では、パツド部２２
に印加される外部サージの放電のバイパスが複数
であり、また各バイパスが異なる材質である絶縁
膜３１および高抵抗膜４１からなるため、過電圧
等が広範囲の外部サージに対してより確実に保護
動作が行なわれる効果がある。なお、他の構成お
よび動作は上記実施例と同様であるため説明は省
略する。
に印加される外部サージの放電のバイパスが複数
であり、また各バイパスが異なる材質である絶縁
膜３１および高抵抗膜４１からなるため、過電圧
等が広範囲の外部サージに対してより確実に保護
動作が行なわれる効果がある。なお、他の構成お
よび動作は上記実施例と同様であるため説明は省
略する。
なお、上記実施例において接地電位の金属膜２
４と絶縁膜３１または高抵抗膜４１を介して接続
される部分は、パツド部２２に限ることなく回路
素子および外部端子と接続されている金属膜であ
ればよい。また、高抵抗膜４１は、金属酸化物に
限ることなく半導体等の他のものでもよい。
４と絶縁膜３１または高抵抗膜４１を介して接続
される部分は、パツド部２２に限ることなく回路
素子および外部端子と接続されている金属膜であ
ればよい。また、高抵抗膜４１は、金属酸化物に
限ることなく半導体等の他のものでもよい。
以上詳述したようにこの発明によれば、集積回
路の外部端子に印加される外部サージ電圧に対し
て、予め設けた接地電位の金属膜に外部サージを
確実に放電して、回路素子の保護を確実に行なう
ことができる。しかも、保護回路にはコンデンサ
およびツエナーダイオード等は使用しないため、
集積回路の周波数応答および振幅特性等には悪影
響が及ぶことがなく、回路動作を常に安定に保持
することができる。
路の外部端子に印加される外部サージ電圧に対し
て、予め設けた接地電位の金属膜に外部サージを
確実に放電して、回路素子の保護を確実に行なう
ことができる。しかも、保護回路にはコンデンサ
およびツエナーダイオード等は使用しないため、
集積回路の周波数応答および振幅特性等には悪影
響が及ぶことがなく、回路動作を常に安定に保持
することができる。
第１図Ａ，Ｂは、従来の集積回路の構成図、第
２図Ａ，Ｂは従来の集積回路の保護回路部を示す
図で、同図Ａは平面図、同図Ｂは断面図、第３図
Ａ，Ｂはこの発明の一実施例に係る集積回路の保
護回路部を示す図で、同図Ａは平面図、同図Ｂは
断面図、第４図Ａ，Ｂはこの発明の他の実施例に
係る集積回路の保護回路部を示す図で、同図Ａは
平面図、同図Ｂは断面図、第５図はこの発明のさ
らに他の実施例に係る集積回路の保護回路部を示
す平面図である。 １１…集積回路、１３…外部端子、１４…コン
デンサ、１５…ツエナーダイオード、２１…基
板、２２…パツド部、２３，２３ａ〜２３ｃ…ギ
ヤツプ、２４，２４ａ〜２４ｃ…金属膜、２５…
樹脂、３１…絶縁膜、４１…高抵抗膜。
２図Ａ，Ｂは従来の集積回路の保護回路部を示す
図で、同図Ａは平面図、同図Ｂは断面図、第３図
Ａ，Ｂはこの発明の一実施例に係る集積回路の保
護回路部を示す図で、同図Ａは平面図、同図Ｂは
断面図、第４図Ａ，Ｂはこの発明の他の実施例に
係る集積回路の保護回路部を示す図で、同図Ａは
平面図、同図Ｂは断面図、第５図はこの発明のさ
らに他の実施例に係る集積回路の保護回路部を示
す平面図である。 １１…集積回路、１３…外部端子、１４…コン
デンサ、１５…ツエナーダイオード、２１…基
板、２２…パツド部、２３，２３ａ〜２３ｃ…ギ
ヤツプ、２４，２４ａ〜２４ｃ…金属膜、２５…
樹脂、３１…絶縁膜、４１…高抵抗膜。
Claims (1)
- 【特許請求の範囲】 １ 所定の回路が構成される基板と、この基板上
の回路の一部で外部配線と接続される第１の金属
膜と、この第１の金属膜と所定の間隔をもつて上
記基板上に設けられる接地電位の第２の金属膜
と、上記回路の保護用で上記基板上に設けられる
樹脂と、上記基板上で上記第１および第２の金属
膜間に設けられ、上記第１および第２の金属膜間
を接続する少なくとも上記樹脂よりも絶縁耐圧の
小さい絶縁膜とを具備したことを特徴とする集積
回路。 ２ 所定の回路が構成される基板と、この基板上
の回路の一部で外部配線と接続される第１の金属
膜と、この第１の金属膜と所定の間隔をもつて上
記基板上に設けられる接地電位の第２の金属膜
と、上記回路の保護用で上記基板上に設けられる
樹脂と、上記基板上で上記第１および第２の金属
膜間に設けられ、上記第１および第２の金属膜間
を接続する高抵抗の膜とを具備したことを特徴と
する集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151292A JPS5852866A (ja) | 1981-09-24 | 1981-09-24 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56151292A JPS5852866A (ja) | 1981-09-24 | 1981-09-24 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5852866A JPS5852866A (ja) | 1983-03-29 |
| JPS6139742B2 true JPS6139742B2 (ja) | 1986-09-05 |
Family
ID=15515488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56151292A Granted JPS5852866A (ja) | 1981-09-24 | 1981-09-24 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5852866A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6392653U (ja) * | 1986-11-30 | 1988-06-15 | ||
| JP2007251216A (ja) * | 2007-07-05 | 2007-09-27 | Denso Corp | 配線基板 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211554B1 (en) * | 1998-12-08 | 2001-04-03 | Littelfuse, Inc. | Protection of an integrated circuit with voltage variable materials |
-
1981
- 1981-09-24 JP JP56151292A patent/JPS5852866A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6392653U (ja) * | 1986-11-30 | 1988-06-15 | ||
| JP2007251216A (ja) * | 2007-07-05 | 2007-09-27 | Denso Corp | 配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5852866A (ja) | 1983-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6147853A (en) | Protection circuit that can be associated with a filter | |
| US4021760A (en) | EMP circuit board filter using MOV devices | |
| US4896028A (en) | Surge absorption apparatus | |
| US5245412A (en) | Low capacitance silicon transient suppressor with monolithic structure | |
| JP3549916B2 (ja) | 過電圧保護回路 | |
| JPH0212027B2 (ja) | ||
| JP2003151794A (ja) | 自動車用電子制御装置 | |
| US6104094A (en) | Semiconductor device | |
| US6684371B2 (en) | Layout of semiconductor integrated circuit | |
| JPS5852866A (ja) | 集積回路 | |
| JPH10173133A (ja) | 半導体装置 | |
| JPS6042856A (ja) | 半導体集積回路 | |
| JPS61237462A (ja) | 集積回路 | |
| US7564101B2 (en) | Semiconductor device for protecting a circuit formed on a semiconductor chip from destruction caused by an electrostatic discharge | |
| JPH0510799B2 (ja) | ||
| JP2595491B2 (ja) | 表面実装型保護回路部品 | |
| JPH0513660A (ja) | 混成集積回路装置 | |
| JP2940523B2 (ja) | 半導体装置及びその実装方法 | |
| KR960002096B1 (ko) | 정전 방전 보호 기능을 가지는 반도체 장치 | |
| JPS5879743A (ja) | モノリシツク集積回路 | |
| JP3414690B2 (ja) | 過渡電圧吸収用回路 | |
| JP2634978B2 (ja) | 保護素子付リードフレーム | |
| JPH0652182U (ja) | 電気部品の取付構造 | |
| JPS5915508Y2 (ja) | 保護回路 | |
| JPH06224367A (ja) | 集積回路 |