JPH06224367A - 集積回路 - Google Patents

集積回路

Info

Publication number
JPH06224367A
JPH06224367A JP50A JP869793A JPH06224367A JP H06224367 A JPH06224367 A JP H06224367A JP 50 A JP50 A JP 50A JP 869793 A JP869793 A JP 869793A JP H06224367 A JPH06224367 A JP H06224367A
Authority
JP
Japan
Prior art keywords
metal film
circuit
gap
surge voltage
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50A
Other languages
English (en)
Inventor
Norihito Nakamura
憲仁 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP50A priority Critical patent/JPH06224367A/ja
Publication of JPH06224367A publication Critical patent/JPH06224367A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 外部サージ電圧の吸収が良好になし得る集積
回路を提供する。 【構成】 外部端子が接続される第1の金属膜14と接
地電位の第2の金属膜15とがそれぞれの角部位17,
18を対向させて最小間隙部を形成しており、外部サー
ジ電圧が第1の金属膜14に加わった場合、角部位1
7,18の間において放電が開始しやすく、放電開始電
圧も比較的低い値をとり、サージ電圧の大部分が角部位
17,18間の放電によって吸収される。また第1及び
第2の金属膜14,15が小さな間隙寸法で対向する部
分が少ないため、両金属膜14,15間のインピーダン
スが大きなものとなる。このため別部品の付加すること
によるコスト上昇やスペースファクタを低下させる等が
なく、またインピーダンスの低下を招かず、しかも外部
サージ電圧の吸収が良好になし得る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、特に外部サージ電圧に
対する保護性能を向上させた集積回路に関する。
【0002】
【従来の技術】従来より知られているように、例えば車
載用のハイブリッド厚膜集積回路等のような集積回路に
おいては、その外部端子に点火装置からの点火火花など
のように10kV〜30kVの外部サージ電圧が加わ
り、これによって集積回路の回路素子が破壊される虞が
ある。このため、このような外部サージ電圧を含む外来
の過電圧から回路素子が保護されるように、容量の大き
なコンデンサやツェナーダイオードを外部端子に接続し
ていたが、集積回路の特性劣化やチップ面積の増大、コ
ストが高くなるなどの問題を有するものであった。
【0003】一方、外部端子である入出力端子には、外
部からのノイズが回路内部へ侵入するのを防止するた
め、バイパスコンデンサが端子と接地電位部分との間に
挿入される。そしてこのバイパスコンデンサは、端子に
加わる外部サージ電圧を、別部品を付加することなく吸
収させるようにするためには、大容量、高耐圧の性能を
有するバイパスコンデンサを用いなければならない。こ
のためバイパスコンデンサの形状は大きなものとなり、
集積回路のスペースファクタを低下させ、コストの増大
を招くことになってしまう。
【0004】このため、別部品を付加せずに回路素子の
保護するものとして特公昭61−39742号公報に示
されるものがある。以下、これについて図12およ図1
3を参照して説明する。図12は平面図であり、図13
は断面図である。
【0005】図において1は集積回路であり、2は外部
端子3を接続し基板4上に回路を構成する回路素子と接
続されるパッド部であり、5はパッド部2に対し所定間
隔、すなわちギャップ6をおいて対向する接地電位の金
属膜である。またギャップ6の部分には、パッド部2と
金属膜5を接続するように高抵抗膜7が設けられてい
る。そしてこのような基板4全体に対して、回路保護の
ために樹脂8が被覆されている。
【0006】このようなものでは外部サージ電圧が外部
端子3からパッド部2に加わると、ギャップ6の部分の
高抵抗膜7を介して接地電位の金属膜5にサージ電圧の
大部分が放電され、回路素子の保護がなされることにな
る。
【0007】しかしながら、上記の従来技術においては
外部サージ電圧を吸収するパッド部2と金属膜5間のギ
ャップ6の間隔が広いと、サージ電圧の吸収が十分に行
われない。またギャップ6の間隔が狭くなると比較的低
いサージ電圧の吸収も可能となり、内部回路の保護の点
からは良好な保護特性を有することになるが、パッド部
2と接地電位の金属膜5間のインピーダンスが低下する
ことになる。
【0008】例えばパッド部2と金属膜5の間隔が0.
4mmの場合、両者の間に200kΩのシート抵抗が設
けられていると、パッド部2と金属膜5のインピーダン
スは50kΩ〜60kΩとなり、最悪の場合でも30k
Ωのインピーダンスが確保できる。そして、このような
両者の間に20kVのサージ電圧を印加し、そのサージ
エネルギの吸収状況を100個のテストピースで確認し
たところ、サージ電圧が吸収されたのは20%に満たな
い状況であった。
【0009】これに対し、パッド部2と金属膜5の間隔
が0.3mmで、両者の間に200kΩのシート抵抗が
設けられている場合には、同様に20kVのサージ電圧
を両者間に印加し、そのサージエネルギの吸収状況を1
00個のテストピースで確認したところ、サージ電圧が
吸収される確率は99%の高率に達したもののインピー
ダンスが15kΩ程度に低下してしまい、内部回路の動
作に悪影響を及ぼしてしまう。
【0010】さらに外部端子となる入力端子に抵抗が挿
入された回路では、抵抗がプリントされたままの状態で
の抵抗値精度が±30%程度しか得られず、数%以内の
精度の値を得るため抵抗に切込みを入れトリミングして
所定の抵抗値を得るようにしている。そしてこのような
回路においては入力端子に外部サージ電圧が加わった場
合、電圧が比較的低いものであっても抵抗が焼損し回路
の動作が復帰しなくなる虞がある。
【0011】それ故、このような点からも比較的低いサ
ージ電圧の吸収が確実に行われることが必要になってい
る。
【0012】
【発明が解決しようとする課題】上記のように、外部端
子に接続された導体部と所定間隙を持って対向する接地
電位の導体部との間に高抵抗膜を設けて接続し、高抵抗
膜を介して外部サージを放電させているが、両導体部の
間隙寸法を小さくするとインピーダンスの低下を招き、
間隙を広くすると外部サージ電圧の吸収性能が低下して
しまう。このような状況に鑑みて本発明はなされたもの
で、その目的とするところは別部品の付加によるコスト
上昇やスペースファクタを低下させる等のことがなく、
インピーダンスの低下を招ねかず、しかも外部サージ電
圧の吸収が良好になし得る集積回路を提供することにあ
る。
【0013】
【課題を解決するための手段】本発明の集積回路は、絶
縁基板と、この基板上に構成された外部配線と接続され
る第1の金属膜と接地電位の第2の金属膜とを有する所
定の回路と、この回路を保護するように基板上に設けら
れた樹脂とを備えた集積回路において、第1の金属膜と
第2の金属膜とは、これら金属膜間の最小間隙部が少な
くとも一方の金属膜の角尖端部位を対向させるようにし
て形成されているものであることを特徴とするものであ
り、また、絶縁基板と、この基板上に構成された外部配
線と接続される第1の金属膜と接地電位の第2の金属膜
とを有する所定の回路と、この回路を保護するように基
板上に設けられた樹脂とを備えた集積回路において、第
1の金属膜と第2の金属膜とは、これら金属膜間の最小
間隙部が少なくとも一方の金属膜の角尖端部位を対向さ
せるようにして形成されており、且つ最小間隙部に第1
及び第2の金属膜を接続するよう両金属膜間に高抵抗の
膜が設けられていることを特徴とするものであり、さら
に、絶縁基板と、この基板上に構成された外部配線と接
続される第1の金属膜と接地電位の第2の金属膜とを有
する所定の回路と、この回路の第1の金属膜と第2の金
属膜との間に挿入されたコンデンサと、回路を保護する
ように基板上に設けられた樹脂とを備えた集積回路にお
いて、コンデンサが、該コンデンサの第1の金属膜と第
2の金属膜とに接続される両端部外面に設けられた電極
の少なくとも一部に、外部サージ電圧に対する回路の保
護用放電ギャップとなる狭間隔部を有するものであるこ
とを特徴とするものである。
【0014】
【作用】上記のように構成された集積回路は、外部配線
と接続される第1の金属膜と接地電位の第2の金属膜と
は、これら金属膜間の最小間隙部が少なくとも一方の金
属膜の角尖端部位を対向させるようにして形成されてい
る構成としたことにより、外部サージ電圧が第1の金属
膜に加わった場合、第1及び第2の金属膜の角尖端部位
の間において放電が開始しやすく、放電開始電圧も比較
的低い値をとる。そして外部サージ電圧の大部分が角尖
端部位間の放電によって吸収される。さらに両金属膜が
最小間隙をもって対向する部分が少ないため両金属膜間
のインピーダンスが大きなものとなる。
【0015】また、外部配線と接続される第1の金属膜
と接地電位の第2の金属膜との間に挿入されたコンデン
サが、該コンデンサの第1の金属膜と第2の金属膜とに
接続される両端部外面に設けられた電極の少なくとも一
部に、外部サージ電圧に対する内部回路の保護用放電ギ
ャップとなる狭間隔部を有する構成としたことにより、
外部サージ電圧が第1の金属膜に加わった場合、コンデ
ンサの両端部外面に設けられた電極の狭間隔部において
放電が開始され、外部サージ電圧の大部分が電極の狭間
隔部での放電によって吸収される。
【0016】このため、別部品の付加によるコスト上昇
やスペースファクタを低下させる等がなく、インピーダ
ンスの低下を招ねかず、しかも外部サージ電圧の吸収が
良好になし得る。
【0017】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
【0018】先ず第1の実施例を図1乃至図5により説
明する。図1は要部の平面図であり、図2は図1におけ
るA−A矢方向視の断面図であり、図3はサージ保護率
の特性図であり、図4はインピーダンスの特性図であ
り、図5は変形例の要部の平面図である。
【0019】図1及び図2において集積回路11は、例
えばAl2 O3 のようなセラミックスの絶縁材料で形成
された基板12の上面に、Ag−Pt、あるいはAg−
Pdの導電ペーストによって所定の回路パターンがプリ
ントされ、回路素子が接続される等して構成されてい
る。そしてプリントされた回路パターンには、外部端子
13が接続される帯状の第1の金属膜14と、同じく帯
状の接地電位の第2の金属膜15が設けられている。
【0020】これらの第1の金属膜14と第2の金属膜
15とは、それぞれの終端部分での配設方向が平行な方
向であると共に、両者の最小間隙部、すなわちギャップ
16が両金属膜14,15の終端部分の直角な角部位1
7,18を対向させることによって形成されるように設
けられている。なおギャップ16の寸法は0.3mm〜
0.5mm程度の範囲の中で選ばれた所定の寸法に設定
されている。
【0021】またギャップ16の部分には、第1及び第
2の金属膜14,15の終端部分の間に100kΩ以
上、例えば200kΩのシート抵抗を基板12の上面に
形成するよう高抵抗膜19が設けられ、この高抵抗膜1
9によって両角部位17,18の間が接続される。
【0022】そして基板12が図示しないケース内に納
められ、基板12全体に対して耐湿性対策等のために絶
縁耐圧の高いシリコンゲル等の樹脂20によって被覆さ
れて、集積回路11は形成される。
【0023】このように構成された本実施例によれば、
外部端子13に外部サージ電圧が加わり、第1の金属膜
14の電位が上昇すると、ギャップ16を間に設けて接
地電位の第2の金属膜15の角部位18に対向する第1
の金属膜14の角部位17での電位傾度が大きくなり、
最小間隙部を形成している両角部位17,18間の高抵
抗膜19を通じてサージ電圧の大部分の放電が行われ
る。このようにして内部回路及び回路素子が外部サージ
電圧から保護される。
【0024】そして、このギャップ16でのサージエネ
ルギの吸収状況についてギャップ寸法を0.3mm、
0.4mm、0.5mmと変え、それぞれ100個のテ
ストピースで確認したところ、横軸にギャップ寸法を取
り、縦軸にサージ保護率を取って図3に実線で示すよう
に80%〜100%の非常に高いサージ保護率が得られ
た。なお破線は従来技術による結果で、0.3mmのギ
ャップ寸法では100%に近いサージ保護率が得られる
ものの、0.4mm、0.5mmでは非常に低い値とな
ってしまう。
【0025】また同時に第1の金属膜14と接地電位の
第2の金属膜15との間のインピーダンスについて測定
したところ、横軸にギャップ寸法を取り、縦軸にインピ
ーダンスを取って図4に実線で示すように0.3mmの
ギャップ寸法でも60kΩと高いインピーダンスの値が
得られた。これに対し、破線で示す従来技術による結果
によれば、0.3mmのギャップ寸法では15kΩと低
い値である。
【0026】以上の通り、本実施例によれば第1の金属
膜14と第2の金属膜15との間のインピーダンスは、
ギャップ寸法が0.5mmと広い場合には120kΩ以
上の非常に高いものである。また、ギャップ寸法が0.
3mmの狭い場合でもインピーダンスは60kΩと十分
に高い値が確保できるものであり、この時のサージエネ
ルギの吸収状況については、サージ保護率で示すように
高い水準で吸収する。
【0027】このため、より低い外部サージ電圧が加わ
った場合においても、従来に比べてより良好なサージ電
圧の吸収を行うことができ、例えば外部端子に抵抗が挿
入された回路で抵抗がトリミングされていても、第1の
金属膜14と第2の金属膜15との間で確実にサージ電
圧を吸収する放電が起こり、抵抗が焼損してしまうなど
の虞が少なくなる。
【0028】さらに、外部端子13にコンデンサやツェ
ナーダイオードなどの別部品を付加しないでも、十分な
サージエネルギの吸収が行えるので、別部品の付加によ
るコスト上昇やスペースファクタの低下を招く等のこと
がない。
【0029】なおギャップ16部分に高抵抗膜19が設
けられ、これによって両角部位17,18の間が接続さ
れているが、高抵抗膜19に替えてギャップ16部分に
樹脂20よりも絶縁耐圧の低い絶縁膜を設けたり、ある
いは樹脂20のみとするなど回路動作への影響や吸収す
る外部サージ電圧のレベル等を考慮して適宜選定するよ
うにしてもよい。
【0030】また、図5は第1の実施例の変形例の要部
の平面図であって、集積回路21の外部端子13が設け
られる第1の金属膜22と接地電位の第2の金属膜23
とは、それぞれ帯状に形成されその終端部分が配設方向
の延長上で直角に交わるように設けられたもので、それ
ぞれの終端部分の直角な角部位24,25を対向させ、
両角部位24,25の間に最小間隙部であるギャップ1
6が形成されている。そしてギャップ16の部分には、
両金属膜22,23の終端部分の間を接続するように高
抵抗膜19が設けられている。
【0031】このように構成された集積回路21におい
ても第1の実施例と同様の作用・効果が得られることに
なる。
【0032】次に第2の実施例を図6及び図7により説
明する。図6は要部の平面図であり、図7は変形例の要
部の平面図である。
【0033】図6において集積回路26は、基板12の
上面に導電ペーストによって所定の回路パターンがプリ
ントされ、回路素子が接続される等して構成されてい
る。そしてプリントされた回路パターンには、外部端子
13が接続される帯状の第1の金属膜27と、同じく帯
状の接地電位の第2の金属膜28が設けられている。
【0034】これらの第1の金属膜27と第2の金属膜
28は、それぞれの終端部分が同一線上で向かい合うよ
うに配設されていると共に、終端部分の片側が切り取ら
れるようにして終端に鋭角の尖端部位29,30が形成
されている。そして両金属膜27,28の最小間隙部、
すなわちギャップ16は終端部分の鋭角の尖端部位2
9,30を対向させるようにして形成され、ギャップ1
6の寸法は0.3mm〜0.5mm程度の範囲の中で選
ばれた所定の寸法に設定されている。
【0035】またギャップ16の部分には、第1及び第
2の金属膜27,28の終端部分の間に100kΩ以
上、例えば200kΩのシート抵抗を基板12の上面に
形成するよう高抵抗膜19が設けられ、この高抵抗膜1
9によって両尖端部位29,30の間が接続される。
【0036】そして基板12が図示しないケース内に納
められ、基板12全体に対して耐湿性対策等のために絶
縁耐圧の高いシリコンゲル等の樹脂によって被覆され
て、集積回路26は形成される。
【0037】このように構成された本実施例によれば、
外部サージ電圧が外部端子13に加わった場合、最小間
隙を形成しているギャップ16の対向する尖端部位2
9,30の間で、高抵抗膜19を通じてサージ電圧の大
部分の放電が行われる。これによって内部回路及び回路
素子が外部サージ電圧から保護される。
【0038】そして本実施例においては、尖端部位2
9,30をもって対向する第1及び第2の金属膜27,
28の終端部分が配設方向を同一の方向としているた
め、隣接する他の配線部と同様の配設ピッチで形成する
ことができ、余分なスペースを設ける必要もなく、また
第1の実施例と同様の作用・効果が得られる。
【0039】なお図7は第2の実施例の変形例の要部の
平面図であって、集積回路31の外部端子13が設けら
れる第1の金属膜32と接地電位の第2の金属膜33と
は、それぞれ帯状に形成されその終端部分が同一線上で
向かい合うように配設されていると共に、終端部分の両
側が切り取られるようにして終端に尖端部位34,35
が形成されている。そして両金属膜32,33の最小間
隙部、すなわちギャップ16は終端部分の尖端部位3
4,35を対向させるようにして形成されている。そし
てギャップ16の部分には、両金属膜22,23の終端
部分の間を接続するように高抵抗膜19が設けられてい
る。
【0040】このように構成された集積回路31におい
ても第2の実施例と同様の作用・効果が得られることに
なる。
【0041】次に第3の実施例を図8乃至図10により
説明する。図8は要部の断面図であり、図9はコンデン
サの斜視図であり、図10は変形例のコンデンサの斜視
図である。
【0042】図8及び図9において集積回路36は、基
板12の上面に導電ペーストによって所定の回路パター
ンがプリントされ、回路素子が接続される等して構成さ
れている。このプリントされた回路パターンには、外部
端子37が接続されると共に内部回路が接続される第1
の金属膜38と、接地電位の第2の金属膜39が設けら
れている。そして第1の金属膜38と第2の金属膜39
の間には、ノイズ信号をバイパスさせるためのバイパス
コンデンサ40が接続されている。
【0043】バイパスコンデンサ40は形状が直方体の
積層セラミックコンデンサで、そのコンデンサ本体41
にはその内部に交互に積層された極板が導通する電極4
2,43が、基板12に表面実装を可能とするようコン
デンサ本体41の相対する両端部の外面に、Ag−Pt
の導電ペーストをディッピング等することによって形成
されている。
【0044】またコンデンサ本体41の少なくとも1つ
の表面の電極42,43には、その一部を相対する電極
方向に突出させ互いの先端部分でギャップ44を形成す
る凸部45,46が設けられている。なおギャップ44
の寸法は所定の電圧で放電するよう0.3mm〜0.5
mm程度の範囲の中で選ばれた所定の寸法に設定されて
いる。
【0045】そして基板12が図示しないケース内に納
められ、基板12全体に対して耐湿性対策等のために絶
縁耐圧の高いシリコンゲル等の樹脂20によって被覆さ
れて、集積回路36は形成される。
【0046】このように構成された本実施例によれば、
外部端子37に加わる信号のうちノイズ信号はバイパス
コンデンサ40によって接地電位の第2の金属膜39に
バイパスされ、所要とする信号が第1の金属膜38を通
じて内部回路に伝達される。
【0047】また外部端子37に外部サージ電圧が加わ
り第1の金属膜38の電位が上昇すると、コンデンサ本
体41の表面に設けられた電極42の凸部45の電位も
上昇する。そして電極42の凸部45とギャップ44を
間に設けて対向する接地電位の電極43の凸部46との
電位傾度が大きくなり、ギャップ44で樹脂20を通じ
てのサージ電圧の大部分の放電が行われる。このように
してバイパスコンデンサ40及び内部回路が外部サージ
電圧から保護される。
【0048】以上の通り、本実施例によればバイパスコ
ンデンサ40のコンデンサ本体41の外表面に設けられ
た電極42,43の凸部45,46間のギャップ44で
の放電によって外部サージ電圧の吸収が行われる。この
ため、バイパスコンデンサ40に大容量、高耐圧の性能
を有し形状が大きく高価格のコンデンサを用いる必要も
ない。
【0049】そして、バイパスコンデンサ40を基板1
2に表面実装する際にも、広い面積、あるいは大きな容
積を占めるものではないので小形にまとめることがで
き、また外部端子37にツェナーダイオードなどの別部
品を付加しないでも、十分なサージエネルギの吸収が行
えるので、別部品の付加によるコスト上昇やスペースフ
ァクタの低下を招く等のことがない。
【0050】なおギャップ44部分には基板12を被覆
する樹脂20が設けられているが、回路動作に支障を来
さない範囲でギャップ44部分に樹脂20より絶縁耐圧
の低い絶縁膜を設けたり、あるいは高抵抗膜を設けるよ
うにしてもよい。
【0051】また図10は第3の実施例の変形例のコン
デンサの斜視図であって、本変形例はコンデンサを除き
第3の実施例と同様に構成され、以下異なる点について
説明する。
【0052】図10において、バイパスコンデンサ47
は形状が直方体の積層セラミックコンデンサで、そのコ
ンデンサ本体48の相対する両端部の外面には電極4
9,50が、基板に表面実装を可能とするように導電ペ
ーストをディッピング等することによって形成されてい
る。そしてコンデンサ本体48の少なくとも1つの表面
の電極49,50には、その一部を相対する電極方向に
突出させるようにして凸部51,52が設けられてい
る。
【0053】これらの凸部51,52は先端部分の直角
な角部位53,54が対向しギャップ55を形成する。
なおギャップ55の寸法は所定の電圧で放電するよう
0.3mm〜0.5mm程度の範囲の中で選ばれた所定
の寸法に設定されている。
【0054】このように構成され、角部位53,54が
対向してギャップ55を形成するので、ギャップ55の
放電性が向上したものとなると共に第3の実施例と同様
の作用・効果が得られる。
【0055】次に第4の実施例を図11により説明す
る。図11はコンデンサの斜視図であって、本実施例は
コンデンサを除き第3の実施例と同様に構成され、以下
異なる点について説明する。
【0056】図11において、バイパスコンデンサ56
は形状が直方体の積層セラミックコンデンサで、そのコ
ンデンサ本体57の相対する両端部の外面には電極5
8,59が、基板に表面実装を可能とするように導電ペ
ーストをディッピング等することによって形成されてい
る。
【0057】これらの電極58,59は、コンデンサ本
体55の外面の長い範囲、例えば全周に亘って端部が対
向して同一のギャップ60を形成する。なおギャップ6
0の寸法は所定の電圧で放電するよう0.3mm〜0.
5mm程度の範囲の中で選ばれた所定の寸法に設定され
ている。
【0058】このように構成されているので、本実施例
ではコンデンサ本体57の形状が非常に小さなものにお
いても、外部サージ電圧に対する放電ギャップを形成す
るに際し複雑な電極パターンを形成しなくてもよく、加
工が簡単なものとなり、また第3の実施例と同様の作用
・効果が得られる。
【0059】尚、本発明は上記の各実施例のみに限定さ
れるものではなく、要旨を逸脱しない範囲内で適宜変更
して実施し得るものである。
【0060】
【発明の効果】以上の説明から明らかなように本発明
は、別部品の付加によるコスト上昇やスペースファクタ
を低下させる等のことがなく、インピーダンスの低下を
招ねかず、しかも外部サージ電圧の吸収が良好になし得
る等の効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す要部の平面図であ
る。
【図2】図1におけるA−A矢方向視の断面図である。
【図3】本発明の第1の実施例に係るサージ保護率の特
性図である。
【図4】本発明の第1の実施例に係るインピーダンスの
特性図である。
【図5】本発明の第1の実施例における変形例の要部の
平面図である。
【図6】本発明の第2の実施例を示す要部の平面図であ
る。
【図7】本発明の第2の実施例における変形例の要部の
平面図である。
【図8】本発明の第3の実施例を示す要部の断面図であ
る。
【図9】本発明の第3の実施例に係るコンデンサの斜視
図である。
【図10】本発明の第3の実施例における変形例に係る
コンデンサの斜視図である。
【図11】本発明の第4の実施例に係るコンデンサの斜
視図である。
【図12】従来例を示す平面図である。
【図13】図12の断面図である。
【符号の説明】
12…基板 13…外部端子 14…第1の金属膜 15…第2の金属膜 16…ギャップ 17,18…角部位 19…高抵抗膜 20…樹脂

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板と、この基板上に構成された外
    部配線と接続される第1の金属膜と接地電位の第2の金
    属膜とを有する所定の回路と、この回路を保護するよう
    に前記基板上に設けられた樹脂とを備えた集積回路にお
    いて、前記第1の金属膜と第2の金属膜とは、これら金
    属膜間の最小間隙部が少なくとも一方の金属膜の角尖端
    部位を対向させるようにして形成されているものである
    ことを特徴とする集積回路。
  2. 【請求項2】 絶縁基板と、この基板上に構成された外
    部配線と接続される第1の金属膜と接地電位の第2の金
    属膜とを有する所定の回路と、この回路を保護するよう
    に前記基板上に設けられた樹脂とを備えた集積回路にお
    いて、前記第1の金属膜と第2の金属膜とは、これら金
    属膜間の最小間隙部が少なくとも一方の金属膜の角尖端
    部位を対向させるようにして形成されており、且つ前記
    最小間隙部に前記第1及び第2の金属膜を接続するよう
    両金属膜間に高抵抗の膜が設けられていることを特徴と
    する集積回路。
  3. 【請求項3】 絶縁基板と、この基板上に構成された外
    部配線と接続される第1の金属膜と接地電位の第2の金
    属膜とを有する所定の回路と、この回路の前記第1の金
    属膜と第2の金属膜との間に挿入されたコンデンサと、
    前記回路を保護するように前記基板上に設けられた樹脂
    とを備えた集積回路において、前記コンデンサが、該コ
    ンデンサの前記第1の金属膜と第2の金属膜とに接続さ
    れる両端部外面に設けられた電極の少なくとも一部に、
    外部サージ電圧に対する前記回路の保護用放電ギャップ
    となる狭間隔部を有するものであることを特徴とする集
    積回路。
JP50A 1993-01-22 1993-01-22 集積回路 Pending JPH06224367A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50A JPH06224367A (ja) 1993-01-22 1993-01-22 集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50A JPH06224367A (ja) 1993-01-22 1993-01-22 集積回路

Publications (1)

Publication Number Publication Date
JPH06224367A true JPH06224367A (ja) 1994-08-12

Family

ID=11700121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50A Pending JPH06224367A (ja) 1993-01-22 1993-01-22 集積回路

Country Status (1)

Country Link
JP (1) JPH06224367A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903727A (zh) * 2011-07-26 2013-01-30 隆达电子股份有限公司 具静电放电保护的电子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903727A (zh) * 2011-07-26 2013-01-30 隆达电子股份有限公司 具静电放电保护的电子装置

Similar Documents

Publication Publication Date Title
JPH05275958A (ja) ノイズフィルタ
JPH06251981A (ja) 放電ギャップ付き積層チップコンデンサ
JPH0653078A (ja) バリスタ機能付き積層コンデンサアレイ
JPH0917614A (ja) 通信回線保護用電子部品
TWI386957B (zh) 電機多層組件
JPWO2006085492A1 (ja) 静電気保護機能付きチップ部品
US7312971B2 (en) Surge absorption circuit and laminated surge absorption device
JPH05299212A (ja) サージ吸収部品
JP3232713B2 (ja) ノイズフィルタ
JP2643193B2 (ja) 3端子型複合機能素子
JPS6015275Y2 (ja) 複合厚膜バリスタ
JPH0510799B2 (ja)
JP2636214B2 (ja) 静電気吸収器
JPS6139742B2 (ja)
JPS6042856A (ja) 半導体集積回路
JPH0513660A (ja) 混成集積回路装置
JP3536592B2 (ja) 放電管型サージアブソーバ
JPH0436559Y2 (ja)
JPS5838614Y2 (ja) 集積回路用基板
JPS6341747Y2 (ja)
JPS6041691Y2 (ja) サ−ジ吸収器
JPH0247181B2 (ja)
JPH0419750Y2 (ja)
JPS6316282Y2 (ja)
JPH03208277A (ja) チップ部品用ソケット