JPS6140079A - 半導体レ−ザ装置の製造方法 - Google Patents
半導体レ−ザ装置の製造方法Info
- Publication number
- JPS6140079A JPS6140079A JP59161854A JP16185484A JPS6140079A JP S6140079 A JPS6140079 A JP S6140079A JP 59161854 A JP59161854 A JP 59161854A JP 16185484 A JP16185484 A JP 16185484A JP S6140079 A JPS6140079 A JP S6140079A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- etching
- cavity surface
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体レーザ装置の製造方法に関するものであ
る６ 従来例の構成とその問題点 Ｇ ａ Ａ ！ｌやＧａＡｇＡｓ系の化合物半導体の化
学エツチングは以前から研究されておシ、そのエツチン
グ特性については数多くの報告がある。エッチャント、
エツチング速度、ＧａＡｓあるいはＧａＡｆｉＡｓの選
択エツチング液、エツチング液０７ フィルなどについ
てその詳細が知られている。このような化学エツチング
技術を用いてＧ ａ Ａ ａの表面処理やＧ ａ Ａ
ｓ／Ｇ ａ Ａ ｆＬ Ａ ｓから成るウェハの選択エ
ツチングが行なわれてきた。さらに、半導体レーザなど
のキャビティ面の作製にもこのような技術が利用されて
きた。
る６ 従来例の構成とその問題点 Ｇ ａ Ａ ！ｌやＧａＡｇＡｓ系の化合物半導体の化
学エツチングは以前から研究されておシ、そのエツチン
グ特性については数多くの報告がある。エッチャント、
エツチング速度、ＧａＡｓあるいはＧａＡｆｉＡｓの選
択エツチング液、エツチング液０７ フィルなどについ
てその詳細が知られている。このような化学エツチング
技術を用いてＧ ａ Ａ ａの表面処理やＧ ａ Ａ
ｓ／Ｇ ａ Ａ ｆＬ Ａ ｓから成るウェハの選択エ
ツチングが行なわれてきた。さらに、半導体レーザなど
のキャビティ面の作製にもこのような技術が利用されて
きた。
半導体レーザは一般にへき開法によってキャビティ面を
形成しているが、光ＩＣなどのように半導体レーザとデ
ィテクターや駆動回路などの素子とをモノリシックに集
積化しようとする場合、へき開法は全く用いることはで
きない。そのために、化学エツチング法によるウェット
エッチ法やりアクティブイオンエッチ（ＲＩＥ）などに
よるドライエッチ法が研究されている。量産化や信頼性
を考慮すると化学エツチング法が優れておル、その答易
さから、いろいろな方法によるキャビティ面の作製が試
みられてきた。化学エツチング法によるキャビティ面の
作製で問題となることは、キャビティ面の垂直性と表面
の平坦性である。
形成しているが、光ＩＣなどのように半導体レーザとデ
ィテクターや駆動回路などの素子とをモノリシックに集
積化しようとする場合、へき開法は全く用いることはで
きない。そのために、化学エツチング法によるウェット
エッチ法やりアクティブイオンエッチ（ＲＩＥ）などに
よるドライエッチ法が研究されている。量産化や信頼性
を考慮すると化学エツチング法が優れておル、その答易
さから、いろいろな方法によるキャビティ面の作製が試
みられてきた。化学エツチング法によるキャビティ面の
作製で問題となることは、キャビティ面の垂直性と表面
の平坦性である。
従来の化学エツチング法ではキャビティ面の垂直性、平
坦性を向上させるためにエツチング条件の最適化を図っ
てきたが、活性層とクラッド層との界面で生じる不均一
性のために、十分な反射率が得らすず良好なレーザ発振
特性が得られなかった発明の目的 本発明は上記欠点を鑑み、化学エツチング法によって生
じる活性層とクラッド層との不均一性が無視できる半導
体レーザ装置の製造方法を提供するものである。
坦性を向上させるためにエツチング条件の最適化を図っ
てきたが、活性層とクラッド層との界面で生じる不均一
性のために、十分な反射率が得らすず良好なレーザ発振
特性が得られなかった発明の目的 本発明は上記欠点を鑑み、化学エツチング法によって生
じる活性層とクラッド層との不均一性が無視できる半導
体レーザ装置の製造方法を提供するものである。
発明の構成
この目゛的を達成するために、本発明の半導体レーザ装
置の製造方法は、厚さ０．１μｍ以下の活性ビティ面を
形成する工程とをそなえ工おシ、と五によって、垂直な
キャビティ面を形成することができる。
置の製造方法は、厚さ０．１μｍ以下の活性ビティ面を
形成する工程とをそなえ工おシ、と五によって、垂直な
キャビティ面を形成することができる。
実施例の説明
ｎ型Ｇ ａ Ａ ｓ基板１上にｎ型Ｇ ａ Ａ Ｉｌ、
Ａ ｔｓクラッド層Ｑ 、ＧａＡｓ活性層３ ｓ ｐ型
Ｇ ａ Ａ Ｉｌ、Ａ ｓクラッド層４およびｐ型Ｇ
ａ Ａ ｓキャップ層６を連続的に成長させる（第」図
ａ）。次に最上層のｐ型Ｇ ａ Ａ ｔｓキャップ層層
上上ストライプ状のフォトマスク６を〈ｏｌｌ〉方向に
沿って形成し、そのマスク６−通してＧ ａ Ａ ｓ基
板１までエツチングを行なう。
Ａ ｔｓクラッド層Ｑ 、ＧａＡｓ活性層３ ｓ ｐ型
Ｇ ａ Ａ Ｉｌ、Ａ ｓクラッド層４およびｐ型Ｇ
ａ Ａ ｓキャップ層６を連続的に成長させる（第」図
ａ）。次に最上層のｐ型Ｇ ａ Ａ ｔｓキャップ層層
上上ストライプ状のフォトマスク６を〈ｏｌｌ〉方向に
沿って形成し、そのマスク６−通してＧ ａ Ａ ｓ基
板１までエツチングを行なう。
垂゛直なキャビティ面を得る方法としてＧ ａ Ａ 、
ｉｔ Ａ ｓクラッド層のＡ４Ａ３混晶比を最適化した
シ、エツチング液を最適化する方法があシ、これによっ
て第１図すに示すような垂直なりラッド層２，４が得ら
れる。ところで、半導体レーザの活性層３中で発光した
光は第２図に示すように活性層膜厚が０．１μｍ 以上
ではほとんど活性層中に閉じ込められるが、活性層厚が
０．１μｍ以下になると光はクラッド層中に大きくしみ
出す。活性層３走クラッド層２，４とのＡ １２ Ａ
ｓ混晶比の差ΔＸが０．３５ で活性層厚が０．０６μ
ｍ の場合では、閉じ込め率Ｉ／′ｉ１０係となり、９
０％もの光がクラッド層にしみ出すことになる。−今、
活性層厚が０．１μｍ 以上で、活性層３とクラッド層
２＝、４との間に第３図ａのような凹部が存在したとす
るならば、この凹部によって、光の大部分が散乱を受け
るために反射率は著しく低下してしまう。ところが、活
性層厚が０．０６μｍになると光はクラッド層中に９０
％しみ出すため、活性層３に生じた凹部によって受ける
光の散乱損失は小さくなる（第３図ｂ）。
ｉｔ Ａ ｓクラッド層のＡ４Ａ３混晶比を最適化した
シ、エツチング液を最適化する方法があシ、これによっ
て第１図すに示すような垂直なりラッド層２，４が得ら
れる。ところで、半導体レーザの活性層３中で発光した
光は第２図に示すように活性層膜厚が０．１μｍ 以上
ではほとんど活性層中に閉じ込められるが、活性層厚が
０．１μｍ以下になると光はクラッド層中に大きくしみ
出す。活性層３走クラッド層２，４とのＡ １２ Ａ
ｓ混晶比の差ΔＸが０．３５ で活性層厚が０．０６μ
ｍ の場合では、閉じ込め率Ｉ／′ｉ１０係となり、９
０％もの光がクラッド層にしみ出すことになる。−今、
活性層厚が０．１μｍ 以上で、活性層３とクラッド層
２＝、４との間に第３図ａのような凹部が存在したとす
るならば、この凹部によって、光の大部分が散乱を受け
るために反射率は著しく低下してしまう。ところが、活
性層厚が０．０６μｍになると光はクラッド層中に９０
％しみ出すため、活性層３に生じた凹部によって受ける
光の散乱損失は小さくなる（第３図ｂ）。
第４図に活性層の膜厚と規格化された反射率との関係を
示す。これからもわかるように活性層の膜厚が０．１μ
ｍ 以下になると反射率は上昇し、活性層３とクラッド
層２．４との間に生じる不均一性が無視できるようにな
る。
示す。これからもわかるように活性層の膜厚が０．１μ
ｍ 以下になると反射率は上昇し、活性層３とクラッド
層２．４との間に生じる不均一性が無視できるようにな
る。
本発明の一実施例として、活性層３の膜厚を０．０６μ
ｍとし、活性層３とクラッド層２，４とのＡｆｆｉＡｓ
混晶比の差ΔＸを０．３６とし、ｐ型Ｃｉ ａ Ａ ｓ
キャップ層６上に〈ｏｌｌ〉方向に形成したストライプ
状のフォトマスク６を通して硫酸系のエツチング液でエ
ツチングし、垂直なキャビティ面を作製した。その後、
ｐ型Ｇ ａ Ａ ｓキャップ層６上に正電極７を、さら
に基板側に負電極８を形成した後、エツチングを行なっ
た溝のところでブレイクして第６図に示すような半導体
レーザ装置を得た発明の効果 本発明は活性層を０．１μｍ 以下にすること釦よって
活性層とクラッド層との間にできる不均一性を無視しよ
うとするものである。この活性層の薄膜化によって、高
反射率化か実現でき、へき開面とほぼ等価な反射率が得
られる。
ｍとし、活性層３とクラッド層２，４とのＡｆｆｉＡｓ
混晶比の差ΔＸを０．３６とし、ｐ型Ｃｉ ａ Ａ ｓ
キャップ層６上に〈ｏｌｌ〉方向に形成したストライプ
状のフォトマスク６を通して硫酸系のエツチング液でエ
ツチングし、垂直なキャビティ面を作製した。その後、
ｐ型Ｇ ａ Ａ ｓキャップ層６上に正電極７を、さら
に基板側に負電極８を形成した後、エツチングを行なっ
た溝のところでブレイクして第６図に示すような半導体
レーザ装置を得た発明の効果 本発明は活性層を０．１μｍ 以下にすること釦よって
活性層とクラッド層との間にできる不均一性を無視しよ
うとするものである。この活性層の薄膜化によって、高
反射率化か実現でき、へき開面とほぼ等価な反射率が得
られる。
第１図（ａ）は半導体レーザのエピタキシャル成長の断
面図、第１図Φ）は化学エツチング後の断面図、第２図
は活性層の膜厚と接合面に垂直な方向の光の広がり幅と
の関係を示す図、第３図（ａ） 、 （ｂ）は活性層に
生じる凹部によって受ける光の散乱の大小を活性層の膜
厚で示した図、第４図はエツチングによって活性層に凹
部が生じた場合の活性層の膜厚と規格化した反射率との
関係を示す図、第５図は本発明の半導体レーザ装置の斜
視図である。 １・・・・・・ｎ型Ｇ ａ Ａ ｓ基板、２・・・・・
・ｎ型ＧａＡｌＡｇクラッド層、３・・・・・・ＧａＡ
ｓ＋活性層、４・・川・ｐ型Ｇａ＃！Ａｓクラッド層、
６・川・・ｐ型Ｇ ａ Ａ ｇキヤツプ層、６・・・・
・・フォトマスク、７・・山・正電極、８・・・・・・
負電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 （Ｃし） （ｂ） 第２図 う舌性層の膜厚 ＯＬ恨う 第３図 （（Ｌ）
（ｂ）沈＞ ０．１７％ ｄ−＜
０・１）１％第４図 ０ θｌ θ２ ０．３ シ占・姓９習のへ莫Δ準 （、μｒｒｔ）第５図
面図、第１図Φ）は化学エツチング後の断面図、第２図
は活性層の膜厚と接合面に垂直な方向の光の広がり幅と
の関係を示す図、第３図（ａ） 、 （ｂ）は活性層に
生じる凹部によって受ける光の散乱の大小を活性層の膜
厚で示した図、第４図はエツチングによって活性層に凹
部が生じた場合の活性層の膜厚と規格化した反射率との
関係を示す図、第５図は本発明の半導体レーザ装置の斜
視図である。 １・・・・・・ｎ型Ｇ ａ Ａ ｓ基板、２・・・・・
・ｎ型ＧａＡｌＡｇクラッド層、３・・・・・・ＧａＡ
ｓ＋活性層、４・・川・ｐ型Ｇａ＃！Ａｓクラッド層、
６・川・・ｐ型Ｇ ａ Ａ ｇキヤツプ層、６・・・・
・・フォトマスク、７・・山・正電極、８・・・・・・
負電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 （Ｃし） （ｂ） 第２図 う舌性層の膜厚 ＯＬ恨う 第３図 （（Ｌ）
（ｂ）沈＞ ０．１７％ ｄ−＜
０・１）１％第４図 ０ θｌ θ２ ０．３ シ占・姓９習のへ莫Δ準 （、μｒｒｔ）第５図
Claims (1)
- 厚さ０．１μｍ以下の活性層を形成する工程と、化学エ
ッチングによってキャビティ面を形成する工程とをそな
えたことを特徴とする半導体レーザ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59161854A JPS6140079A (ja) | 1984-08-01 | 1984-08-01 | 半導体レ−ザ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59161854A JPS6140079A (ja) | 1984-08-01 | 1984-08-01 | 半導体レ−ザ装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6140079A true JPS6140079A (ja) | 1986-02-26 |
Family
ID=15743209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59161854A Pending JPS6140079A (ja) | 1984-08-01 | 1984-08-01 | 半導体レ−ザ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6140079A (ja) |
-
1984
- 1984-08-01 JP JP59161854A patent/JPS6140079A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6237911B2 (ja) | ||
| JPH0552676B2 (ja) | ||
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| JPS62128586A (ja) | 光電子集積回路の製造方法 | |
| JPS6142184A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6142186A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6215876A (ja) | 半導体発光装置の製造方法 | |
| JPH05218585A (ja) | 半導体発光装置 | |
| JP2779176B2 (ja) | 半導体レーザ製造方法 | |
| JPS60213073A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6184888A (ja) | 埋込みヘテロ型半導体レ−ザ | |
| JPS60213072A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPH0634426B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JPS6140078A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPH0437598B2 (ja) | ||
| JPS596588A (ja) | 半導体レ−ザ | |
| JPS6142183A (ja) | 光集積回路素子の製造方法 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPS61284985A (ja) | 半導体レ−ザ装置の作製方法 | |
| JPH0353576A (ja) | Ｄｆｂレーザダイオードチップおよびその製造方法 | |
| JPH0661582A (ja) | 半導体レーザ装置の製造方法 | |
| JPH0380589A (ja) | 半導体レーザ素子の製造方法 | |
| JPS627185A (ja) | 半導体レ−ザの製造法 | |
| JPS62229892A (ja) | 半導体装置およびその製法 |