JPS6142155Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は所定時刻を設定してその時刻において
警報を発すると共に所定の時間を設定してこの時
間を経過したときに警報を発することができる二
つの機能を備えたタイマー装置を提供するもので
ある。

次に本考案の実施例を図に基づき詳述する。１
は一定の幅のパルスを一定の切換時間幅でもつて
連続して発生するデイジツト信号源である。２は
残りタイマー設定スイツチ、３は早送り指令スイ
ツチ、４は遅送り指令スイツチ、５は設定時刻設
定スイツチ、６は中止スイツチ、７はスイツチ２
による操作状態を記憶する自己保持回路、８はス
イツチ５の操作状態を記憶する自己保持回路、
９，１０はゲート回路、１１は残りタイマ用カウ
ンタ、１２はカウンタ１１のカウント状態を記憶
する残り時間メモリ、１３は設定時刻用カウン
タ、１４はカウンタ１３の時刻データを記憶する
メモリ、１５は商用電源周波を分周する分周回
路、１６は現在時刻カウンタ、１７はカウンタ１
６の時刻データを記憶するメモリ、１８はメモリ
１４と１７の内容を比較する比較回路、１９はメ
モリ１２の０分状態をチエツクするチエツク回
路、２０はOR回路、２１は警報用ブザー回路、
２２はブザーの中止スイツチである。２９，３０
はインバータである。

この回路において、残り時間タイマーを設定す
る場合はスイツチ２を一時的に閉じるとスイツチ
５が開いている場合にはAND回路２４のANDが
とれて自己保持回路７が自己保持しスイツチ２を
開いてもその状態を維持する。この状態でスイツ
チ３を閉じるとAND回路２６のANDがとれて分
周回路１５から早送り信号がゲート９へ入力さ
れ、またスイツチ３を開いてスイツチ４を閉じる
とAND回路２３のANDがとれて分周回路１５か
ら遅送り信号がゲート９へ入力される。カウンタ
１１は電源を投入した状態では99分にセツトされ
る構成でありメモリ１２もそれに対応したデータ
を記憶する。即ち早送り信号若しくは遅送り信号
はAND回路２６若しくは２３からの出力に基づ
きゲート回路１０を通して分周回路１５の早送り
パルス若しくは遅送りパルスをカウンタ１１へ入
力してカウンタ１１のカウントを99分からダウン
カウントする。メモリ１２のデータは表示装置３
１の表示部へ表示されるためにこの表示を見なが
ら任意の時間になつたときに中止スイツチ６を一
時的に閉じれば、自己保持回路７の自己保持が解
除されるためAND回路２３及び２６のAND出力
はなくなり、任意の時刻例えば50分の設定が可能
となる。この時点からカウンタ１１は分周回路１
５からの１分毎に発生するＢ出力によつてダウン
カウントする様に切換り50分から順次１分毎にダ
ウンカウントしその時々のデータがメモリ１２へ
記憶される。そして50分経過したとき０分チエツ
ク回路１９によつて０分が検出されOR回路２０
を通してブザー回路２１を動作させてブザーを鳴
らす。ブザーはスイツチ２２を閉じて中止信号を
ブザー回路２１へ入力するまで鳴り通す。

また設定時刻タイマーを設定する場合には、ま
ずスイツチ５を閉じると自己保持回路７が自己保
持状態でなければ自己保持回路８が自己保持す
る。このためスイツチ３若しくは４を閉じると
AND回路２８若しくは２７のANDがとれて早送
り制御信号若しくは遅送り制御信号がAND回路
２８若しくは２７から出力されゲート回路１０が
開く。このため分周回路１５からの早送り信号は
ゲート回路１０によつて設定時刻カウンタ１３へ
入力してカウンタ１３のカウントを分周回路１５
からの早送り信号によつて早送りでき、また分周
回路１５からの遅送り信号によつてカウンタ１３
のカウントを遅送りして設定時刻の設定ができ
る。カウンタ１３のカウント状態はメモリ１４へ
記憶されており、メモリは時と分を記憶する。そ
の時と分は前記表示部へ表示されるためこの表示
を見ながら設定時刻の設定ができる。また現在時
刻カウンタ１６は現在時刻を分周回路１５の出力
Ｂに基づきカウントしておりその時刻はメモリ１
７へ現在時刻データとして記憶される。比較回路
１８ではメモリ１４の設定時刻データとメモリ１
７の現在時刻データとが比較され一致したとき設
定時刻タイマー信号としての一致信号がOR回路
２０を通してブザー回路２１へ入力されてブザー
を鳴らす表示装置３１は時計表示スイツチ３２を
押すとメモリ１７のデータに基づき現在時刻を表
示しており、スイツチ２を閉じたときにメモリ１
２のデータに基づく表示となりスイツチ３２を押
すと再び現在時刻表示となる。またスイツチ５を
閉じたときは設定時刻メモリ１４のデータに基づ
く表示となりスイツチ３２を押すと再び現在時刻
表示となる。中止スイツチ６は自己保持回路７及
び８の自己保持解除スイツチである。自己保持回
路７が自己保持状態にあればスイツチ５を押して
も自己保持回路８は自己保持せず、スイツチ５を
押して設定時刻をメモリ１４へ設定するためには
中止スイツチ６を押して自己保持回路７の自己保
持を解除した後スイツチ５を押せば達成できる。
また自己保持回路８が自己保持している場合にも
スイツチ６を押して自己保持を解除しなければス
イツチ２を押して残り時間をメモリ１２へ設定す
ることはできない。従つてメモリ１２と１４の設
定を他方の設定操作によつて変えることはなくな
る。

本考案は上記の如く現在時刻メモリと残り時間
メモリと設定時刻メモリとを備えており、各メモ
リの内容に応じた表示が可能となり、又、自己保
持回路とその自己保持回路を解除する中止スイツ
チとを設けたことによつて、簡単な構成により残
り時間の設定と設定時刻の設定とを相互に干渉し
ない正しい設定とする事ができる。即ちメモリ設
定スイツチ装置のうちの早送り及び遅送り指令ス
イツチ等を双方のメモリ設定に共用できると共
に、その場合に誤操作によつて変更を希望しない
メモリの内容が変更されてしまう事も確実に防止
できる。また残り時間メモリのデータが０分にな
つたときにはブザーを鳴らして設定時間経過を知
ることができると共に将来の設定時刻に達すると
設定時刻データの内容に基づきブザーを鳴らして
その設定時刻に達したことを知ることができる。
そのために調理などをする場合に設定時間と設定
時刻とを組合せて有効に利用でき、これらの機能
を単一の装置として備えた本考案の適用範囲は極
めて広く有効なるものである。

【図面の簡単な説明】

図は本考案の動作回路図を示す。 ２……残りタイマー設定スイツチ、３……早送
りスイツチ、４……遅送りスイツチ、５……時刻
設定スイツチ、７，８……自己保持回路、１１…
…残りタイマー用カウンタ、１２……残り時間メ
モリ、１３……設定時刻カウンタ、１４……設定
時刻メモリ、１５……分周回路、１６……現在時
刻カウンタ、１７……現在時刻メモリ、１８……
比較回路、２１……ブザー回路、３１……表示装
置。

Claims (1)

【実用新案登録請求の範囲】
1. ダウンカウントをする残り時間用カウンタのカ
   ウント状態を記憶する残り時間メモリ、設定時刻
   カウンタのカウント状態を記憶する設定時刻メモ
   リ、現在時刻カウンタのカウント状態を記憶する
   現在時刻メモリ、前記各メモリの内容に基づく表
   示をする表示装置、前記残り時間メモリと、設定
   時刻メモリの初期メモリ状態を、任意に設定する
   スイツチ装置、該スイツチ装置のうち残り時間設
   定スイツチと、設定時刻設定スイツチとの、いず
   れか先に操作された状態を記憶して、前記残り時
   間メモリと設定時刻メモリのうち、先に操作され
   たスイツチに対応したメモリの初期設定操作を可
   能とする自己保持回路と、該自己保持回路の自己
   保持を解除する中止スイツチ、及び前記残り時間
   メモリが、０分のデータになつたときと、前記設
   定時刻メモリの内容と、前記現在時刻メモリの内
   容が一致したときの、いずれにても動作するブザ
   ー回路とから成る、任意設定可能な時間及び時刻
   装置。