JPS6142643U - 複数メモリ同時更新機構 - Google Patents

複数メモリ同時更新機構

Info

Publication number
JPS6142643U
JPS6142643U JP12816984U JP12816984U JPS6142643U JP S6142643 U JPS6142643 U JP S6142643U JP 12816984 U JP12816984 U JP 12816984U JP 12816984 U JP12816984 U JP 12816984U JP S6142643 U JPS6142643 U JP S6142643U
Authority
JP
Japan
Prior art keywords
memory
multiple memory
update mechanism
data registers
simultaneous update
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12816984U
Other languages
English (en)
Inventor
真也 湯澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12816984U priority Critical patent/JPS6142643U/ja
Publication of JPS6142643U publication Critical patent/JPS6142643U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Input (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】 第１図は、本考案による複数メモリ同時示新機構の原理
を示すブロック図である。 第２図は、本考案による複数メモリ同時更新機構の一実
施例を示すブロック図である。 第３図は、従来技術による複数メモリ同時更新機構の一
例を示すブロック図である。 １・・・・・・データパス、２０・・・川データレジス
タ．群、２１〜２４・・・・・・データレジスタ、３０
・・・・・・メモリ、３１〜−３４・・・・・・メモリ
ブロック、４・・・・・・マスクレジスタ、５・・・・
・・制御部、６・・・・・・アドレスレジスタ、８・・
・・・・ＣＲＴ制御回路、９・・・・・・カラーＣＲＴ
０

Claims (1)

    【実用新案登録請求の範囲】
  1. 読出し／書込みが可能な複数のメモリブロックより成る
    メモリと、前記複数のメモリブロックごとに内容を更新
    するための複数のデータレジスタと、前記複数のデータ
    レジスタの内容の．書込みビットを指定するためのマス
    クレジスタと、前記複数のデータレジスタ、前記マスク
    レジスタ、ならびに前記複数のメモリブロックの間で論
    理演算を実行して前記メモリに対する読出し／書込みを
    制御ずるための制御部とを具備し、前記メモリへの指定
    ビットを前記複数のメモリブロックごとに異なった内容
    で同時に更新することができるように構成したことを特
    徴とする複数メモリ同時更新機構。
JP12816984U 1984-08-24 1984-08-24 複数メモリ同時更新機構 Pending JPS6142643U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12816984U JPS6142643U (ja) 1984-08-24 1984-08-24 複数メモリ同時更新機構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12816984U JPS6142643U (ja) 1984-08-24 1984-08-24 複数メモリ同時更新機構

Publications (1)

Publication Number Publication Date
JPS6142643U true JPS6142643U (ja) 1986-03-19

Family

ID=30686799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12816984U Pending JPS6142643U (ja) 1984-08-24 1984-08-24 複数メモリ同時更新機構

Country Status (1)

Country Link
JP (1) JPS6142643U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58187996A (ja) * 1982-04-28 1983-11-02 株式会社日立製作所 表示メモリ回路
JPS59114589A (ja) * 1982-12-22 1984-07-02 株式会社東芝 パタ−ン書込み制御回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58187996A (ja) * 1982-04-28 1983-11-02 株式会社日立製作所 表示メモリ回路
JPS59114589A (ja) * 1982-12-22 1984-07-02 株式会社東芝 パタ−ン書込み制御回路

Similar Documents

Publication Publication Date Title
JPS6142643U (ja) 複数メモリ同時更新機構
JPS58150140U (ja) 演算処理装置
JPS5894197U (ja) 情報書込み器
JPS6133147U (ja) マイクロプログラム制御装置
JPS5839795U (ja) リプレ−ス制御装置
JPS6335146U (ja)
JPS60107987U (ja) キヤラクタ・ジエネレ−タ
JPS6173151U (ja)
JPS5984589U (ja) デ−タ表示装置
JPS58174749U (ja) デ−タ・ベ−ス書込み管理装置
JPS5894034U (ja) トレ−ス装置
JPS62151660U (ja)
JPS6087050U (ja) デ−タ転送制御装置
JPS617175U (ja) 画像表示装置
JPS59138894U (ja) ドツト表示装置
JPS60107896U (ja) 表示メモリ制御回路
JPS59125800U (ja) 内部メモリ・セル切換型メモリ素子
JPS60107988U (ja) パ−ソナルコンピユ−タ
JPS6137538U (ja) マイクロプログラム制御装置
JPS61157941A (ja) 転送アドレス制御装置
JPS59185792U (ja) 高速メモリアドレツシング装置
JPS61115255U (ja)
JPS614233U (ja) 画像メモリ・アクセス装置
JPS5992940U (ja) パリテイ・チエツク回路
JPS6065843U (ja) メモリアドレス拡張回路