JPS6142864B2 - - Google Patents
Info
- Publication number
- JPS6142864B2 JPS6142864B2 JP54073182A JP7318279A JPS6142864B2 JP S6142864 B2 JPS6142864 B2 JP S6142864B2 JP 54073182 A JP54073182 A JP 54073182A JP 7318279 A JP7318279 A JP 7318279A JP S6142864 B2 JPS6142864 B2 JP S6142864B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- chip carrier
- semiconductor element
- hole
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
- H10W40/73—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control for cooling by change of state
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の構造に関し、特に半導体
素子の放熱を効果的に行うための構造に関する。
素子の放熱を効果的に行うための構造に関する。
一般に半導体素子に発生する熱を放熱するため
には液冷式と空冷式とがある。
には液冷式と空冷式とがある。
液冷式では半導体素子を収容したチツプキヤリ
アをセラミツク等から成る多層配線板の一表面に
取付け、この配線板の他表面にはコールドプレー
トと呼ばれる冷却器を取付け、その中に水等の冷
媒を流すことによつて半導体素子に生じた熱を放
熱させる。
アをセラミツク等から成る多層配線板の一表面に
取付け、この配線板の他表面にはコールドプレー
トと呼ばれる冷却器を取付け、その中に水等の冷
媒を流すことによつて半導体素子に生じた熱を放
熱させる。
一方、空冷式では液冷式と同様に配線板のチツ
プキヤリアを取付けた側とは反対側の表面に放熱
フインを設けて半導体素子に生じた熱を放熱させ
る。
プキヤリアを取付けた側とは反対側の表面に放熱
フインを設けて半導体素子に生じた熱を放熱させ
る。
従来、このような水冷式および空冷式のいずれ
においても、半導体素子において発生した熱は半
導体素子を収容するチツプキヤリアおよび配線板
を介して裏面の放熱器に達しており、このような
構造では配線板の熱抵抗が大きいために放熱が効
果的に行われないという欠点があつた。
においても、半導体素子において発生した熱は半
導体素子を収容するチツプキヤリアおよび配線板
を介して裏面の放熱器に達しており、このような
構造では配線板の熱抵抗が大きいために放熱が効
果的に行われないという欠点があつた。
本発明は、従来のこのような欠点を解決し、半
導体素子において発生した熱をより効果的に放熱
することを目的とする。
導体素子において発生した熱をより効果的に放熱
することを目的とする。
このような本発明の特徴は、
一表面から他表面へ貫通する穴部を有すると共
に内部に配線を有する配線板と、 半導体素子を搭載し該半導体素子に導通する接
続部を表面部に有するチツプキヤリアと、 放熱器内に所定の空間を有する放熱器とから成
り、該配線板の一表面と該チツプキヤリアの前記
表面部とを該配線板の穴部を覆うようにソルダ材
により封着すると共に該表面部の接続部を配線板
に電気的に接続し、該配像板の他表面において該
穴部を覆うように該放熱器を装着し、 該放熱器と該配線板と該チツプキヤリアとによ
り冷媒を封止したことにある。
に内部に配線を有する配線板と、 半導体素子を搭載し該半導体素子に導通する接
続部を表面部に有するチツプキヤリアと、 放熱器内に所定の空間を有する放熱器とから成
り、該配線板の一表面と該チツプキヤリアの前記
表面部とを該配線板の穴部を覆うようにソルダ材
により封着すると共に該表面部の接続部を配線板
に電気的に接続し、該配像板の他表面において該
穴部を覆うように該放熱器を装着し、 該放熱器と該配線板と該チツプキヤリアとによ
り冷媒を封止したことにある。
以下図面を参照して本発明を説明する。
第１図は本発明による半導体装置の一実施例の
断面図である。
断面図である。
半導体素子１はモリブデンMoなどの熱伝導性
の良い金属からなるメタル・ダイステージ４が接
着されたチツプキヤリア２内に収容され、蓋６に
より気密封止される。
の良い金属からなるメタル・ダイステージ４が接
着されたチツプキヤリア２内に収容され、蓋６に
より気密封止される。
チツプキヤリア２は鉛Pbと錫Snから成るソル
ダ材７，８により穴部９′を有するセラミツクの
多層配線板９に穴部９′を覆うようにして取付け
られている。
ダ材７，８により穴部９′を有するセラミツクの
多層配線板９に穴部９′を覆うようにして取付け
られている。
またチツプキヤリア２には導電体５が設けられ
チツプキヤリア内部において半導体素子１とはワ
イヤ３により接続され、チツプキヤリア外部にお
いては、ソルダ材８を介して配線板９内部に形成
された図示しない配線と接続されている。
チツプキヤリア内部において半導体素子１とはワ
イヤ３により接続され、チツプキヤリア外部にお
いては、ソルダ材８を介して配線板９内部に形成
された図示しない配線と接続されている。
配線板９のチツプキヤリア２が取付けられた表
面と反対側の表面には中空であり、かつ放熱フイ
ン１１を有する放熱器１０がチツプキヤリアと同
様に穴部９′を覆うように取付けられており、こ
の放熱器中には所定の空間１４を有してフレオン
CF4などの低沸点の冷媒１２が配線板９、チツプ
キヤリア２（メタルダイステージ４、ソルダ材７
を含む）と共に封止されている。
面と反対側の表面には中空であり、かつ放熱フイ
ン１１を有する放熱器１０がチツプキヤリアと同
様に穴部９′を覆うように取付けられており、こ
の放熱器中には所定の空間１４を有してフレオン
CF4などの低沸点の冷媒１２が配線板９、チツプ
キヤリア２（メタルダイステージ４、ソルダ材７
を含む）と共に封止されている。
このような構造において、半導体素子を動作さ
せ熱が発生すると、この熱はメタルダイステージ
４を介して冷媒１２に伝達する。
せ熱が発生すると、この熱はメタルダイステージ
４を介して冷媒１２に伝達する。
この際、冷媒として沸点が40℃〜50℃の低温で
あるフレオンは沸謄して気化する。
あるフレオンは沸謄して気化する。
従つて、半導体素子に発生した熱は気化熱とし
てうばわれると共に気化して空間１４中に存在す
るフレオンガスは放熱フイン１１よりその熱がう
ばわれ、温度が下がつて再び液化する。
てうばわれると共に気化して空間１４中に存在す
るフレオンガスは放熱フイン１１よりその熱がう
ばわれ、温度が下がつて再び液化する。
冷媒としてのフレオンは半導体素子から発生す
る熱によりこのような気化と液化の過程をくり返
しこの間に発生した熱は消費、放熱され、半導体
素子の温度が一定値以上は上昇しないようにする
ことができる。
る熱によりこのような気化と液化の過程をくり返
しこの間に発生した熱は消費、放熱され、半導体
素子の温度が一定値以上は上昇しないようにする
ことができる。
このように従来とは異なり、熱抵抗の大きい配
線板に穴部を設けて冷媒がチツプキヤリア（主に
メタルダイステージ）に直接接触するようにした
ので放熱を効果的に行うことができる。
線板に穴部を設けて冷媒がチツプキヤリア（主に
メタルダイステージ）に直接接触するようにした
ので放熱を効果的に行うことができる。
第２図は本発明の他の実施例を示す断面図で、
第２図と同じ番号は同じものを示す。
第２図と同じ番号は同じものを示す。
本実施例が第１図に示した実施例と異なる点は
半導体素子を上向きにし、第１図のようにメタル
ダイステージ４を介すことなく半導体素子が直接
冷媒と接触する構造とした点にある。
半導体素子を上向きにし、第１図のようにメタル
ダイステージ４を介すことなく半導体素子が直接
冷媒と接触する構造とした点にある。
この様な構造とすることにより、簡単な構造の
チツプキヤリアを用いて放熱効果のよい半導体装
置が得られる。
チツプキヤリアを用いて放熱効果のよい半導体装
置が得られる。
尚、冷媒としてのフレオンは不活性であり、こ
のように半導体素子と直接接触させても何ら支障
はない。
のように半導体素子と直接接触させても何ら支障
はない。
また、配線板と放熱器の接着は鉛Pb、錫Sn、
インジウムInの合金や、エポキシ系樹脂を用いて
行なうことができる。
インジウムInの合金や、エポキシ系樹脂を用いて
行なうことができる。
さらに、第１図と第２図の実施例において冷媒
の注入は放熱器１０の上部に設けた注入口１３よ
り行ない、注入後は注入口をかしめて封止する。
の注入は放熱器１０の上部に設けた注入口１３よ
り行ない、注入後は注入口をかしめて封止する。
以上説明した通り本発明によれば、簡単な構造
により放熱効果のよい半導体装置が実現される。
また、このような構造の半導体装置では冷媒がう
ばう気化熱はかなり大きいため、例えば第１図の
実施例のメタルダイステージの面積を大きくして
放熱面積を大きくするまでもなく充分放熱効果が
あるので、配線板に設けた穴部やこれを覆う放熱
器の寸法を小さくすることができ、半導体装置の
小型化も図られる。
により放熱効果のよい半導体装置が実現される。
また、このような構造の半導体装置では冷媒がう
ばう気化熱はかなり大きいため、例えば第１図の
実施例のメタルダイステージの面積を大きくして
放熱面積を大きくするまでもなく充分放熱効果が
あるので、配線板に設けた穴部やこれを覆う放熱
器の寸法を小さくすることができ、半導体装置の
小型化も図られる。
第１図は本発明の一実施例を示す断面図、第２
図は他の実施例を示す断面図である。 図において、１は半導体素子、２はチツプキヤ
リア、９は配線板、９′は穴部、１０は放熱器、
１１は放熱フイン、１２は冷媒、１４は空間を示
す。
図は他の実施例を示す断面図である。 図において、１は半導体素子、２はチツプキヤ
リア、９は配線板、９′は穴部、１０は放熱器、
１１は放熱フイン、１２は冷媒、１４は空間を示
す。
Claims (1)
- 【特許請求の範囲】 １ 一表面から他表面へ貫通する穴部を有すると
共に内部に配線を有する配線板と、 半導体素子を搭載し該半導体素子に導通する接
続部を表面部に有するチツプキヤリアと、 加熱器内に所定の空間を有する放熱器とから成
り、 該配線板の一表面と該チツプキヤリアの前記表
面部とを該配線板の穴部を覆うようにソルダ材に
より封着すると共に該表面部の接続部を配線板に
電気的に接続し、 該配線板の他表面において該穴部を覆うように
該放熱器を装着し、 該放熱器と該配線板と該チツプキヤリアとによ
り冷媒を封止したことを特徴とする半導体装置。 ２ 一表面から他表面へ貫通する穴部を有すると
共に内部に配線を有する配線板と、 半導体素子を搭載し該半導体素子に導通する接
続部を表面部に有するチツプキヤリアと、 放熱器内に所定の空間を有する放熱器とから成
り、 該配線板の一表面と該チツプキヤリアの前記表
面部とを該配線板の穴部を覆うようにソルダ材に
より封着すると共に該表面部の接続部を配線板に
電気的に接続し、 該配線板の他表面において該穴部を覆うように
該放熱器を装着し、 該放熱器と該配線板と該チツプキヤリアの半導
体素子搭載面の裏面とにより形成される空間に冷
媒を封止したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7318279A JPS55165658A (en) | 1979-06-11 | 1979-06-11 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7318279A JPS55165658A (en) | 1979-06-11 | 1979-06-11 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55165658A JPS55165658A (en) | 1980-12-24 |
| JPS6142864B2 true JPS6142864B2 (ja) | 1986-09-24 |
Family
ID=13510733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7318279A Granted JPS55165658A (en) | 1979-06-11 | 1979-06-11 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55165658A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2604827B1 (fr) * | 1986-10-06 | 1989-12-29 | Alsthom | Dispositif de refroidissement par vaporisation pour semi-conducteurs de puissance |
| GB2380057A (en) * | 2001-09-19 | 2003-03-26 | Thermosonic Technology Inc | Heat dissipation structure with cavity for improved heat transfer |
| KR100461721B1 (ko) * | 2002-05-27 | 2004-12-14 | 삼성전기주식회사 | 리드 방열 세라믹 패키지 |
| US20060090881A1 (en) * | 2004-10-29 | 2006-05-04 | 3M Innovative Properties Company | Immersion cooling apparatus |
| US7755186B2 (en) * | 2007-12-31 | 2010-07-13 | Intel Corporation | Cooling solutions for die-down integrated circuit packages |
| JP5880318B2 (ja) * | 2012-07-04 | 2016-03-09 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53135579A (en) * | 1977-05-02 | 1978-11-27 | Hitachi Ltd | Liquid sealing semiconductor device |
-
1979
- 1979-06-11 JP JP7318279A patent/JPS55165658A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55165658A (en) | 1980-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07147466A (ja) | 電子部品ユニット及びその製造方法 | |
| US5525835A (en) | Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element | |
| JP2928236B1 (ja) | 発熱素子の放熱部材 | |
| JPH09213851A (ja) | Ｉｃデバイスの放熱方法及び放熱手段 | |
| JP3401107B2 (ja) | パッケージｉｃのモジュール | |
| JPS6142864B2 (ja) | ||
| JP3058047B2 (ja) | マルチチップモジュールの封止冷却構造 | |
| JP3068488B2 (ja) | プリント基板 | |
| JPH04291750A (ja) | 放熱フィンおよび半導体集積回路装置 | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JP3193142B2 (ja) | 基 板 | |
| JPS61144855A (ja) | 半導体回路のためのパツケージ | |
| JPH0342512B2 (ja) | ||
| JP2624362B2 (ja) | 半導体素子の放熱兼用シールドケース | |
| JPH06104355A (ja) | 冷却液封入型半導体装置 | |
| JP2000059003A (ja) | ハイブリッドモジュール | |
| JPS6144450Y2 (ja) | ||
| JP2765242B2 (ja) | 集積回路装置 | |
| JPS61265849A (ja) | 電力半導体装置 | |
| JPS5875860A (ja) | 冷媒封入型半導体装置 | |
| JPS6142865B2 (ja) | ||
| JP2830212B2 (ja) | 混成集積回路 | |
| JPS63228650A (ja) | 発熱素子用冷却装置 | |
| JP3110865B2 (ja) | 半導体集積回路装置 | |
| JPS61229344A (ja) | Ｉｃパツケ−ジ |