JPS6142885B2 - - Google Patents
Info
- Publication number
- JPS6142885B2 JPS6142885B2 JP52045320A JP4532077A JPS6142885B2 JP S6142885 B2 JPS6142885 B2 JP S6142885B2 JP 52045320 A JP52045320 A JP 52045320A JP 4532077 A JP4532077 A JP 4532077A JP S6142885 B2 JPS6142885 B2 JP S6142885B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emitter
- transistor
- signal
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplitude Modulation (AREA)
Description
【発明の詳細な説明】
本発明は変調回路、位相検波回路に用いること
ができる信号処理装置に関するものであり、二つ
の入力信号のリークが少なく、抵抗素子の不整合
に影響されず、調整不要の半導体集積化に適した
信号処理装置を提供することを目的とするもので
ある。
ができる信号処理装置に関するものであり、二つ
の入力信号のリークが少なく、抵抗素子の不整合
に影響されず、調整不要の半導体集積化に適した
信号処理装置を提供することを目的とするもので
ある。
従来例として、交又接続形差動増幅器で構成し
た平衡変調器を、第１図をもとに説明する。
た平衡変調器を、第１図をもとに説明する。
第１図において各回路を流れる電流は、
I1＋I2＝I5
I3＋I4＝I6
I5＋I6＝I7 と表わすことができる。
変調器回路において、入力信号に対する回路の
線形応答は、１つの入力に対してだけ要求され
る。この線形入力は、変調入力とされ図におい
て、V2で表わされる。さらに回路におけるもう
１つの入力V1は、搬送波入力であり、一定振幅
の信号で駆動される。変調入力V2の入力レベル
は、 （ＶT……エミツタ電流1mAにて、約26mV）
で表わされるように、その入力範囲がいちじるし
く制限されると共に、温度による回路の安定性も
悪いので、これを解決する手段として、第２図に
示すようにトランジスタ、T5，T6のエミツタに
直列抵抗Reを挿入する方法がとられている。こ
の場合I5Re≫ＶT，I6Re≫ＶTになり、I5及びI6の
電流差は、入力信号V2に直接比例する事になる
ので、変調入力が線形動作をする範囲を拡大させ
ることができる。
線形応答は、１つの入力に対してだけ要求され
る。この線形入力は、変調入力とされ図におい
て、V2で表わされる。さらに回路におけるもう
１つの入力V1は、搬送波入力であり、一定振幅
の信号で駆動される。変調入力V2の入力レベル
は、 （ＶT……エミツタ電流1mAにて、約26mV）
で表わされるように、その入力範囲がいちじるし
く制限されると共に、温度による回路の安定性も
悪いので、これを解決する手段として、第２図に
示すようにトランジスタ、T5，T6のエミツタに
直列抵抗Reを挿入する方法がとられている。こ
の場合I5Re≫ＶT，I6Re≫ＶTになり、I5及びI6の
電流差は、入力信号V2に直接比例する事になる
ので、変調入力が線形動作をする範囲を拡大させ
ることができる。
ところが、トランジスタT5，T6のエミツタ
に、直列抵抗Reを接続する事によつて、抵抗素
子の不整合に起因する電流I5及び、I6の不整合
が、トランジスタT5，T6のベース電位が等しい
時、すなち変調信号V2が零の場合でも、直流オ
フセツトを、対応する端子に、生ずることにな
り、回路の性能を、著しく抵下させる欠点とな
る。前記の様な抵抗素子等の不整合は、半導体集
積化しても、さけられない問題であり、平衡変調
器における、搬送波抑圧等の特性を悪くする原因
となつている。例えば、第２図のような回路にお
ける、エミツタ直列抵抗Reの整合精度は、半導
体集積回路において２％程度であるが、この不整
合の影響によつて、搬送波抑圧比は、−34dBとな
り、満足すでき特性が得られない。従つて通常使
用する場合にはICの外部にこの不整合を調整す
る調整回路を附加して用いている。このために
ICの端子数が増加し、また調整のための工数を
増えることになる。
に、直列抵抗Reを接続する事によつて、抵抗素
子の不整合に起因する電流I5及び、I6の不整合
が、トランジスタT5，T6のベース電位が等しい
時、すなち変調信号V2が零の場合でも、直流オ
フセツトを、対応する端子に、生ずることにな
り、回路の性能を、著しく抵下させる欠点とな
る。前記の様な抵抗素子等の不整合は、半導体集
積化しても、さけられない問題であり、平衡変調
器における、搬送波抑圧等の特性を悪くする原因
となつている。例えば、第２図のような回路にお
ける、エミツタ直列抵抗Reの整合精度は、半導
体集積回路において２％程度であるが、この不整
合の影響によつて、搬送波抑圧比は、−34dBとな
り、満足すでき特性が得られない。従つて通常使
用する場合にはICの外部にこの不整合を調整す
る調整回路を附加して用いている。このために
ICの端子数が増加し、また調整のための工数を
増えることになる。
本発明はこのような外付の調整回路を必要とし
ない装置を提供しようとするものであり、以下本
発明の実施例について図面を用いて説明する。
ない装置を提供しようとするものであり、以下本
発明の実施例について図面を用いて説明する。
第３図に、本発明の一実施例における平衡変調
器の回路図を示す。エミツタホロワ回路のトラン
ジスタ１，２のベースには、共通の直流電源１９
から、それぞれ抵抗１７，１８を通して、直流バ
イアスが与えられると共に、トランジスタ１のベ
ースには、さらに変調信号源S1が接続されてい
る。
器の回路図を示す。エミツタホロワ回路のトラン
ジスタ１，２のベースには、共通の直流電源１９
から、それぞれ抵抗１７，１８を通して、直流バ
イアスが与えられると共に、トランジスタ１のベ
ースには、さらに変調信号源S1が接続されてい
る。
トランジスタ１のエミツタおよびエミツタホロ
ワ回路を構成するトランジスタ２のエミツタに
は、電流値の等しい電流源２０，２１が接続され
ると共に、等しい値の抵抗１３，１４を介して、
トランジスタ３，４のコレクタが接続されてい
る。トランジスタ３，４は、エミツタが差動結合
されると共に電流源２５が接続され、そのベース
間には、搬送波入力源S2が接続されている。
ワ回路を構成するトランジスタ２のエミツタに
は、電流値の等しい電流源２０，２１が接続され
ると共に、等しい値の抵抗１３，１４を介して、
トランジスタ３，４のコレクタが接続されてい
る。トランジスタ３，４は、エミツタが差動結合
されると共に電流源２５が接続され、そのベース
間には、搬送波入力源S2が接続されている。
トランジスタ７，８は、レベルの高低によりい
ずれかを選択するトランジスタであり、エミツタ
は結合されて、共通の電流源２２と接続してあ
り、端子３６より出力信号を取り出している。２
５はトランジスタ３，４のエミツタとアース間に
接続された電流源である。
ずれかを選択するトランジスタであり、エミツタ
は結合されて、共通の電流源２２と接続してあ
り、端子３６より出力信号を取り出している。２
５はトランジスタ３，４のエミツタとアース間に
接続された電流源である。
第４図を用いて、第３図の装置の回路動作を説
明する。搬送波入力源S2の信号は第４図のａ，変
調入力源S1の信号は第４図のｂに示す通りであ
る。共通電源１９により、トランジスタ１及び２
に与えられた直流レベルを第４図ｃ，ｄ図におけ
る、Ｊ及びｌとすると、トランジスタ１のエミツ
タには、ベースに入力された変調入力源S1の信号
が重畳した波形（第４図ｃ）が現われることにな
る。トランジスタ１および２のエミツタにはそれ
ぞれ電流源２０，２１が接続されているので、エ
ミツタ電位はベース電位からベース、エミツタ間
電位分だけ低下した電圧になるとともに、その出
力インピーダンスはエミツタ電位に関係なく定電
流源によりエミツタ電流を流しているために、ほ
ぼre＝ＶＴ／ＩＥとなり、抵抗１３，１４に比べて充分 低い値になつている。
明する。搬送波入力源S2の信号は第４図のａ，変
調入力源S1の信号は第４図のｂに示す通りであ
る。共通電源１９により、トランジスタ１及び２
に与えられた直流レベルを第４図ｃ，ｄ図におけ
る、Ｊ及びｌとすると、トランジスタ１のエミツ
タには、ベースに入力された変調入力源S1の信号
が重畳した波形（第４図ｃ）が現われることにな
る。トランジスタ１および２のエミツタにはそれ
ぞれ電流源２０，２１が接続されているので、エ
ミツタ電位はベース電位からベース、エミツタ間
電位分だけ低下した電圧になるとともに、その出
力インピーダンスはエミツタ電位に関係なく定電
流源によりエミツタ電流を流しているために、ほ
ぼre＝ＶＴ／ＩＥとなり、抵抗１３，１４に比べて充分 低い値になつている。
（但し、ＩE……電流源２０，２１によりトラ
ンジスタ１，２に流れるエミツタ電流） 又トランジスタ１，２のコレクタは電源に接続
されているので、コレクタ接地増幅器（一般にエ
ミツタフオロワと呼ぶ）として定電圧源として動
作する。又、差動結合されたトランジスタ３、及
び４のコレククタ負荷抵抗となる抵抗１３，１４
から取り出される出力は、前記トランジスタ１，
２のエミツタ電位が搬送波S2によつて差動トラン
ジスタ３，４が交互にスイツチングして電流源２
５の電流をコレクタ電流として流す結果、、第４
図の波形ｃ及びｄに示すようになる。
ンジスタ１，２に流れるエミツタ電流） 又トランジスタ１，２のコレクタは電源に接続
されているので、コレクタ接地増幅器（一般にエ
ミツタフオロワと呼ぶ）として定電圧源として動
作する。又、差動結合されたトランジスタ３、及
び４のコレククタ負荷抵抗となる抵抗１３，１４
から取り出される出力は、前記トランジスタ１，
２のエミツタ電位が搬送波S2によつて差動トラン
ジスタ３，４が交互にスイツチングして電流源２
５の電流をコレクタ電流として流す結果、、第４
図の波形ｃ及びｄに示すようになる。
第３図，第４図から明らかなように、それぞれ
の直流電位から、S2の搬送波によりスイツチ動作
されて、トランジスタ３、又は４が、オンした期
間に、電流源２５の電流値I0と、負荷抵抗１３，
１４の抵抗値R0との電圧降下（I0×R0）に相当す
る電位、ｋ又はｍ相当分だ電圧降下した波形とな
つている。
の直流電位から、S2の搬送波によりスイツチ動作
されて、トランジスタ３、又は４が、オンした期
間に、電流源２５の電流値I0と、負荷抵抗１３，
１４の抵抗値R0との電圧降下（I0×R0）に相当す
る電位、ｋ又はｍ相当分だ電圧降下した波形とな
つている。
この搬送波によつてスイツチングされた波形ｃ
及びｄは、トランジスタ７及び８のベースにそれ
ぞれ加えられ、搬送波の位相により、高い電位を
持つた位相の波形が、エミツタに出るので、端子
３６からは、第４図ｅに示すように、共通の直流
電位を基準にして、変調波の電位の高い方と、低
い方とで搬送波の位相が、180゜反転した信号を
得る事ができる。この事は、すなわち、平衡変調
された事になる。
及びｄは、トランジスタ７及び８のベースにそれ
ぞれ加えられ、搬送波の位相により、高い電位を
持つた位相の波形が、エミツタに出るので、端子
３６からは、第４図ｅに示すように、共通の直流
電位を基準にして、変調波の電位の高い方と、低
い方とで搬送波の位相が、180゜反転した信号を
得る事ができる。この事は、すなわち、平衡変調
された事になる。
以上の説明では、S1の変調信号の入力があつた
場合を述べて来たが、変調信号入力が零の場合で
も又、良好な搬送波抑圧特性を示す事は、明らか
である。なぜなら、S1の変調信号の入力がない場
合には、トランジスタ１，２とも共通の直流電位
が加わるだけであり、第３図ｊ及びｌに示す等し
い直流電位を基準にして、S2の搬送波によるスイ
ツチングを受けるから、電圧レベルを比較するト
ランジスタ７，８のエミツタから出力される信号
出力は、零となる。
場合を述べて来たが、変調信号入力が零の場合で
も又、良好な搬送波抑圧特性を示す事は、明らか
である。なぜなら、S1の変調信号の入力がない場
合には、トランジスタ１，２とも共通の直流電位
が加わるだけであり、第３図ｊ及びｌに示す等し
い直流電位を基準にして、S2の搬送波によるスイ
ツチングを受けるから、電圧レベルを比較するト
ランジスタ７，８のエミツタから出力される信号
出力は、零となる。
本発明の回路において、搬送波抑圧特性を悪化
させる要素はレベル選択を行なうトランジスタま
での回路における、直流電位の差だけであり、こ
の直流電位を決定するのは、各トランジスタのベ
ース・エミツタ間電圧Vbeの差だけである。半導
体集積化した場合に、各トランジスタにおける
Vbeの整合精度は、1mv程度であるので、変調信
号入力レベルを、たとえば、0.5vppとすれば、
その搬送波抑圧比は、約48dB程度となり、平衡
変調回路としては、何ら問題のない特性を得る事
が可能である。この事は、実験によつても確認す
る事ができた。さらに入力レベルを上げれば、こ
の特性は、それに比例して良くなつて行く。
させる要素はレベル選択を行なうトランジスタま
での回路における、直流電位の差だけであり、こ
の直流電位を決定するのは、各トランジスタのベ
ース・エミツタ間電圧Vbeの差だけである。半導
体集積化した場合に、各トランジスタにおける
Vbeの整合精度は、1mv程度であるので、変調信
号入力レベルを、たとえば、0.5vppとすれば、
その搬送波抑圧比は、約48dB程度となり、平衡
変調回路としては、何ら問題のない特性を得る事
が可能である。この事は、実験によつても確認す
る事ができた。さらに入力レベルを上げれば、こ
の特性は、それに比例して良くなつて行く。
また第３図の回路中に、抵抗素子を使用してい
るが、前述の説明でも、明らかなように、各抵抗
による電圧降下I0R0の不整合があつても、この回
路によればスイツチングに使用した搬送波のう
ち、高い電位を持つた位相成分（電圧降下しない
部分）のみを取り出すように構成されているの
で、搬送波抑圧には、何ら問題を生じない。
るが、前述の説明でも、明らかなように、各抵抗
による電圧降下I0R0の不整合があつても、この回
路によればスイツチングに使用した搬送波のう
ち、高い電位を持つた位相成分（電圧降下しない
部分）のみを取り出すように構成されているの
で、搬送波抑圧には、何ら問題を生じない。
このように、第３図の回路によれば充分に搬送
波の抑圧された信号を得ることができる。
波の抑圧された信号を得ることができる。
以上の実施例では、本発明による回路を平衡変
調器に使用する事を説明したが、本発明の回路構
成は位相検波回路にも使用できる。この場合信号
源S1に振幅変調された信号を、信号源S2に検波用
の交流信号を変えればよい。
調器に使用する事を説明したが、本発明の回路構
成は位相検波回路にも使用できる。この場合信号
源S1に振幅変調された信号を、信号源S2に検波用
の交流信号を変えればよい。
以上のように本発明によれば抵抗の不整合によ
る影響を受けることがなく、良好な搬送波抑圧特
性を持つた変調回路を構成できると共に、外付の
調整回路が不要で、インダクタンスや容量を用い
ていないので半導体集積回路化に適するものであ
る。
る影響を受けることがなく、良好な搬送波抑圧特
性を持つた変調回路を構成できると共に、外付の
調整回路が不要で、インダクタンスや容量を用い
ていないので半導体集積回路化に適するものであ
る。
第１図、第２図はそれぞれ従来の信号処理装置
の回路図、第３図は本発明の一実施例における信
号処理装置の回路図、第４図ａ，ｂ，ｃ，ｄ，ｅ
は同装置の動作説明のための波形図である。 １，２……トランジスタ、１９……直流電源、
S1，S2……信号号源、３，４，５，６，７，８，
９，１０，１１，１２……トランジスタ、３６，
２７，２８……出力端子、１３，１４，１５，１
６……抵抗。
の回路図、第３図は本発明の一実施例における信
号処理装置の回路図、第４図ａ，ｂ，ｃ，ｄ，ｅ
は同装置の動作説明のための波形図である。 １，２……トランジスタ、１９……直流電源、
S1，S2……信号号源、３，４，５，６，７，８，
９，１０，１１，１２……トランジスタ、３６，
２７，２８……出力端子、１３，１４，１５，１
６……抵抗。
Claims (1)
- １ 第１のエミツタホロワ回路のトランジスタの
ベースに第１の交流入力信号と直流電圧とを重畳
したものを加え前記第１のエミツタホロワ回路の
トランジスタのエミツタには第１の定電流源を接
続し、第２のエミツタホロワ回路のトランジスタ
のベースには上記直流電圧と同じ値の直流電圧を
加え、第２のエミツタホロワ回路のトランジスタ
のエミツタには第１の定電流源と同一電流値の第
２の定電流源を接続し、第２の交流入力信号が印
刷され、その信号の極性によつて導通遮断状態が
相互に異なる第１のスイツチング回路と第２のス
イツチング回路を設け、上記第１のエミツタホロ
ワ回路のトランジスタのエミツタを第１の抵抗お
よび上記第１のスイツチング回路を介して基準電
位点に接続し、第２のエミツタホロワ回路のトラ
ンジスタのエミツタを第２の抵抗および上記第２
のスイツチング回路を介して基準電位点に接続
し、上記第１のスイツチング回路と第１の抵抗と
の接続点に得られる出力と上記第２のスイツチン
グ回路と第２の抵抗との接続点に得られる出力と
を比較して電位の高い部分の信号を取り出す信号
取出し回路を設けたことを特徴とする信号処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4532077A JPS53129950A (en) | 1977-04-19 | 1977-04-19 | Signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4532077A JPS53129950A (en) | 1977-04-19 | 1977-04-19 | Signal processor |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61042240A Division JPS61251301A (ja) | 1986-02-27 | 1986-02-27 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53129950A JPS53129950A (en) | 1978-11-13 |
| JPS6142885B2 true JPS6142885B2 (ja) | 1986-09-24 |
Family
ID=12716002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4532077A Granted JPS53129950A (en) | 1977-04-19 | 1977-04-19 | Signal processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS53129950A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS572149A (en) * | 1980-06-04 | 1982-01-07 | Nippon Telegr & Teleph Corp <Ntt> | Digitizing orthogonal modulator |
| JPS5919413A (ja) * | 1982-07-22 | 1984-01-31 | Mitsubishi Electric Corp | 平衡変調器 |
-
1977
- 1977-04-19 JP JP4532077A patent/JPS53129950A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53129950A (en) | 1978-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06177655A (ja) | 変換器回路及びこれを用いたダブルバランストミキサー回路 | |
| US3453554A (en) | High performance circuit instrumentation amplifier with high common mode rejection | |
| JPS63136712A (ja) | 差動比較回路 | |
| EP0273630A2 (en) | Improved line receiver | |
| GB2122056A (en) | Noise reduction circuits | |
| US3562673A (en) | Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift | |
| JPS585594B2 (ja) | 整流回路 | |
| JPS6142885B2 (ja) | ||
| JPS6217891B2 (ja) | ||
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| US4137506A (en) | Compound transistor circuitry | |
| JPS631454Y2 (ja) | ||
| JPH0335845B2 (ja) | ||
| JPH04113275A (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPH0239881B2 (ja) | ||
| JPH0543533Y2 (ja) | ||
| JPS6251077B2 (ja) | ||
| JPH0453047Y2 (ja) | ||
| JPH018027Y2 (ja) | ||
| JPS5928285B2 (ja) | 位相反転回路 | |
| JPH0540456Y2 (ja) | ||
| JPS6223164Y2 (ja) | ||
| JPH02188025A (ja) | ラインドライバ | |
| JPH061868B2 (ja) | 差動信号検出回路 | |
| JPH0715250A (ja) | 増幅回路 |