JPS6142889B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は利得制御回路、特にラジオ受信等にお
ける高周波増幅段（以下REF段という）と中間
周波増幅段（以下IF段という）等の多段増幅回
路の利得制御に適した自動利得制御回路（以下
AGC回路という）に関する。

従来、この種のAGC回路においては信号対雑
音比特性をよくする為に、RF段のAGC動作をIF
段よりも遅らせて行わしめているものが一般的で
ある。しかしながら、このような構成による
AGC回路では、IF段の利得の圧縮が適度に行な
われると、その入力部におけるバイアス条件等が
変化し、その結果RF段の出力に歪を生じること
がある。即ち、多段増幅増幅回路にAGCの機能
を有せしめた場合、その利得制御量は一応各段の
利得配分に従い、更には前段の出力に歪が生じる
ことのないように設定されるが、実際にこの設定
量を一定値にしかも正確に制御することは困難で
あり、従つて後段の利得制御が過度に行なわれる
と前段の増幅出力の方が後段の増幅出力よりも大
きくなり、その結果前段の増幅出力に歪が生じて
しまう。

本発明の目的は、利得制御量を任意に、しかも
正確に設定できる自動利得制御回路を提供するこ
とである。

次に図面を参照して説明する。

第１図は従来のAGC回路の一例を示す図で、
入力信号端子ａと、抵抗R₁及びツエナ・ダイオ
ードZD１からなるバイアス回路と、抵抗R₃がベ
ース・コレクタ間に接続されたトランジスタQ₅
と抵抗R₂とからなる端子ａのバイアス回路と、
トランジスタQ₁及びQ₂とその両者にカスコード
接続されたトランジスタQ₃とからなる増幅器
と、その負荷RLと、更に負荷RLに生ずる出力信
号が取出される端子ｂと、端子ｂからの信号を検
波してその検波信号を端子ｃに、又平滑した後端
子ｄにAGC電圧を出力する検波器Ａと、抵抗R₇
及びダイオードD₁，D₂，DCからなるトランジス
タQ₁及びQ₂のバイアス回路と、端子ｄからの
AGC電圧で導通又は遮断し、前記二つのトラン
ジスタQ₁及びQ₂に分流される電流を入力信号レ
ベルに応じて変化させるトランジスタQ₄を含
む。なお、C₁及びC₂はバイアス・コンデンサ、
１は電源端子である。

次に動作を説明する。

まず、入力信号レベルが低い間は、トランジス
タQ₁及びQ₂のうちトランジスタQ₂のベース電圧
がQ₁のベース電圧よりももダイオードD₁の電圧
降下分高く、従つてトランジスタQ₂が導通し、
トランジスタQ₁が遮断しているため、入力信号
はトランジスタQ₃及びQ₂からなる増幅回路によ
つて増幅された後、端子ｂに出力される。端子ｂ
に出力された信号は検波器Ａで平滑され、AGC
電圧として端子ｄに出力されてトランジスタQ₄
のベースに入力する。ところが上記したように入
力信号レベルが低いために、端子ｄに出力される
AGC電圧も小さく、従つてトランジスタQ₄は遮
断状態を保持する。この状態では、利得制御はな
されていない。

次に入力信号レベルが増大してくると、それに
伴つて端子ｄに出力されるAGC電圧も増大し、
やがてトランジスタQ₄の閾値電圧を超える程度
に増大するとトランジスタQ₄は導通し始め、そ
のコレクタ電流が抵抗R₅を介して電源から流れ
込むようになるためトランジスタQ₂のベース電
圧は徐々に降下し、トランジスタQ₂の導通状態
は浅くなる。トランジスタQ₂の導通状態が浅く
なれば、今度はトランジスタQ₁が導通し始める
ため、トランジスタQ₃のコレクタ電流の一部が
トランジスタQ₁にも流れ込むようになり、従つ
て負荷Ｒ_Lに供給される電流が減少して利得は低
下する。更に入力信号レベルが増大すると、抵抗
R₅での電圧降下が益々増大してついにトランジ
スタQ₂は遮断し、トランジスタQ₃のコレクタ電
流は全てトランジスタQ₁に流れ込むようになつ
て、利得制御量は最大となる。

以上、従来のAGC回路は利得制御量が大き
く、（理論的には無限大）従つて大きく利得を制
御する必要のある場合には極めて有用であるが、
制御量をを正確に設定することが不可能であり、
そのため上述した様に過度に利得制御が行なわれ
ると前段増幅出力に歪が生じてしまう。

第２図は本発明の第１の実施例を示す回路図
で、第１図に示した回路において、ベースがトラ
ンジスタQ₁のベースと共通接続されたトランジ
スタQ₆と抵抗R₈との直列回路をトランジスタQ₂
に並列接続したものである。

次に動作を説明する。

端子ａに入力される信号レベルが抵い間は、
AGC動作は行なわれず、従つて上述した様にト
ランジスタQ₃のコレクタ電流は全てトランジス
タQ₂を介して負荷Ｒ_Lに供給される。この時の電
圧利得をA₁とすると、A₁は次の式で表わされ
る。

A₁＝Ｒ_Ｌ／２６／ＩｅＱ_３ (1) 但し、IeQ₃はトランジスタQ₃のエミツタ電流
で、単位はmAである。

次に入力信号レベルが増大し、それにつれて端
子ｄに出力されるAGC電圧が増大し、トランジ
スタQ₄が導通することによつてトランジスタQ₂
が遮断し、トランジスタQ₁及びQ₆が導通する
と、この時利得制御は最大となる。ところが、本
発明によるAGC回路においては、トランジスタ
Q₂が遮断しても、負荷Ｒ_LにはトランジスタQ₆を
介してもトランジスタQ₃のコレクタ電流が供給
されるため、最大利得制御量は従来の回路よりも
小さい。いまトランジスタQ₆から負荷Ｒ_Lに流れ
る電流がトランジスタQ₃のコレクタ電流の1/α
とし、その時の電圧利得をA₂とすればA₂は次の
様に表わされる。

A₂＝Ｒ_Ｌ／２６／ＩｅＱ_３・１／α 従つて、最大利得制御量Ｂは、 Ｂ＝Ａ_１／Ａ_２＝α となる。ここでαは抵抗R₈によつて任意に、
しかも正確に制御することが可能である。

第３図は本発明の第２の実施例を示す図で、第
２図の回路において、トランジスタQ₁，Q₂及び
Q₆の部のみを抽出したものである。トランジス
タQ₁，Q₂及びQ₆にはそれぞれ抵抗R₁₄，R₁₅及び
R₈が接続されており、利得制御量はそれぞれの
抵抗の比によつて制御することができる。集積回
路技術によれば、抵抗比は極めて精度よく制御す
ることが可能であるから、最大利得制御量も正確
に設定することができる。

以上、従来及び本発明によるAGC回路を三つ
の図を参照して説明したが、いずれの場合におい
てもAGC動作が行なわれると、即ちトランジス
タQ₃のコレクタ電流路がトランジスタQ₂からQ₁
へ、もしくはQ₂からQ₁及びQ₆へ切換わる際、負
荷Ｒ_Lの直流バイアス電流が変化してしまうた
め、負荷Ｒ_Lから大信号を取出す場合には歪を生
じてしまう。

第４図は本発明による第３の実施例を示す
AGC回路図で、上記の欠点を除去するために双
差動型に構成したものである。図において、新た
に付加されたものは抵抗R₉〜R₁₃、トランジスタ
Q₇〜Q₁₂及びコンデンサC₃である。

周知の様に双差動型回路ではその負荷、図では
抵抗R₉に流れる直流バイアス電流は常に一定で
あり、従つて直流バイアス電流によつて抵抗R₉
の両端に生ずる電圧はトランジスタQ₁₁及びトラ
ンジスタQ₁₂を介して負荷Ｒ_Lに常に一定の直流
バイアス電流を供給せしめる。そのため、負荷Ｒ
_Lから大信号を取出す際に歪が生ずるという欠点
を除去することができる。勿論利得制御量はトラ
ンジスタQ₆のエミツタに接続された抵抗R₈によ
つて設定される。

以上、本発明によれば、増幅器の利得制御量を
正確に且つ任意に設定することができるため、従
来のように利得制御が過度に行われることがな
く、換言すれば正確に行うことができるため、前
段の増幅出力に歪を生ぜしめることがない。

このように本発明は、利得制御量を正確に設定
できるAGC回路を提供するものとして極めて有
効である。

【図面の簡単な説明】

第１図は従来のAGC回路を示す図、第２〜第
４図はそれぞれ本発明の第１〜第３の実施例を示
す図である。 Q₁〜Q₁₂…トランジスタ、R₁〜R₁₅…低抗、C₁
〜C₃…コンデンサ、D₁〜D₃…ダイオード、ZD₁…
ツエナ・ダイオード、ａ…入力端子、ｂ…出力端
子、ｃ…検波出力端子、ｄ…AGC電圧出力端
子、Ｒ_L…負荷、Ａ…検波器。

Claims (1)

【特許請求の範囲】
1. １ ベースに入力信号を受ける第１のトランジス
   タと、該第１のトランジスタのコレクタにそれぞ
   れエミツタが接続され、各ベースにそれぞれバイ
   アス電圧が供給された第２および第３のトランジ
   スタと、前記第２のトランジスタのコレクタから
   取り出された出力から出力信号と利得制御電圧と
   を形成する第１の手段と、前記第３のトランジス
   タのコレクタに前記第２のトランジスタのコレク
   タとは独立して動作電位を与える第２の手段と、
   前記第３のトランジスタのベースにベースが接続
   され、前記第２のトランジスタのコレクタにコレ
   クタが接続され、前記第１のトランジスタのコレ
   クタに抵抗を介してエミツタが接続された第４の
   トランジスタと、前記利得制御電圧に応じて前記
   第２又は前記第３のトランジスタのベースに供給
   されるベースバイアス電圧を制御して前記出力信
   号の信号レベルが実質的に一定になるようにする
   第３の手段とを有することを特徴とする自動利得
   制御回路。