JPS6142928A - 半導体パワ−・デバイス・パツケ−ジ - Google Patents

半導体パワ−・デバイス・パツケ−ジ

Info

Publication number
JPS6142928A
JPS6142928A JP60104134A JP10413485A JPS6142928A JP S6142928 A JPS6142928 A JP S6142928A JP 60104134 A JP60104134 A JP 60104134A JP 10413485 A JP10413485 A JP 10413485A JP S6142928 A JPS6142928 A JP S6142928A
Authority
JP
Japan
Prior art keywords
semiconductor
package
thermal expansion
semiconductor power
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60104134A
Other languages
English (en)
Inventor
ガスタヴ・シユロツケ
アラン・リー・トーキングトン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6142928A publication Critical patent/JPS6142928A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/25Arrangements for cooling characterised by their materials
    • H10W40/255Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/60Strap connectors, e.g. thick copper clips for grounding of power devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/381Auxiliary members
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/533Cross-sectional shape
    • H10W72/534Cross-sectional shape being rectangular
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5366Shapes of wire connectors the bond wires having kinks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • H10W72/952Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は半導体のパッケージングに関するもので、詳細
に述べれば、全自動製造と次のより高いレベルのパッケ
ージングに取付ける前の試験とに適した半導体パワー・
デバイスのパッケージに関するものである。
B、開示の概要 自動化された環境において、テープの自動接着技術によ
り、ポリイミド・テープ、熱膨張整合材、およびビーム
・リードを用いて、低価格で半導体パワー・デバイス・
パッケージが作成される。熱膨張整合材は、半導体パワ
ー・デバイスと、ポリイミド・テープ上の金属を蒸着し
たパターンの間知こ含まtI、、、パワー・デバイスと
、第2レベルのパッケージのヒート・シンクまたは取付
面の間の熱膨張の不整合を吸収する。パッケージの完成
前の、また次のより高いレベルのパッケージングに結合
さ′せる前の製造工程中に、半導体デバイスの完全な試
験を行うことができる。
C1従来の技術 本発明に近い従来技術の代表的なものは1976年4月
27日に出願され(フランス優先権、1975年5月1
3日)、1977年8月2日に公示された「集積チップ
のキャリア・サポー1−の製造および基板への集積回路
チップの取付方法」(Methods of Manu
facturing Carrier 5upport
sfor Integrated Chips and
 Mounting ofIntegrated C1
rcuit Chips to a 5ubstrat
a)と題する米国特許第4038744号明細書、19
80年7月7日に出願され(1978年7月26日出願
の米国特許第4234666号の分割)、1981年8
月18日に公示された「半導体デバイスをキャリア・テ
ープに接着する方法」(Method of Bond
ing Sem1conductor Devices
 t。
Carrier Tapes)と題する米国特許第42
83839号明細書、1980年7月10日に出願され
(1979年2月28日出願の米国特許第424659
5号の分割)、1982年10月26日に公示された「
電子回路デバイスおよびその製法」(Electron
ics C1rcuit Device and Me
thod ofMaking Same)と題する米国
特許第4356374号明細書がある。さらに、197
3年4月18日に出願され、1974年12月24日に
公示された「マイクロ電子装置の組立法J  (Met
hod forAssembling Microel
actronic Apparatus)と題する米国
特許、第3855693号も本発明に関連すると考えら
れたが、上記の技術よりは関連性が少いことが判明した
初期の半導体パッケージでは、シリコンまたはゲルマニ
ウムのパワー・デバイスが直接ヘッダにまたは半導体パ
ワー・デバイスをバラ、ケージのケースの外側と分離す
る熱膨張整合材に取付けられた。半導体デバイスを直接
ヘッダに取付ける場合。
半導体デバイスとヘッダの熱膨張率が異なることが知ら
れている。したがって、半導体デバイスとヘッダの熱膨
張率の差を吸収するためのインターフェースとして、熱
膨張整合装置が用いられた。
ただし、費用の点及び製造工程が複雑になるため、熱膨
張整合装置は通常大型、または大出力の半導体パッケー
ジにのみ用いられた。この種の小型パッケージの代表的
なものは、工業規格To−5パッケージ、この種の大型
パッケージの代表的なものは、工業規格TO−3パッケ
ージであった。
トランジスタ用のTo−5およびTo−3等のパッケー
ジでは、トランジスタのコレクタは通常直接全屈ケース
に、またはコレクタを金属ケースと分離する熱膨張整合
装置に、はんだまたは共融合金で接着された。エミッタ
およびベースのリードは通常パッケージに取付けた導電
性のピンまたはリードにワイヤで接着した。次にこれら
のパッケージを密封すると、封止材が通常エミッタおよ
びベースのリードをサポートする。これらのパッケージ
は比較的高価であるが、パッケージの原価の半導体デバ
イスの原価に占める割合は比較的小さい。
半導体デバイスの製造原価が著しく低下するにつれ、特
に過去20年間に、半導体デバイス(現在ではほとんど
すべてがシリコン)自体の原価は、To−3パツケ一ジ
半導体の総原価中に占める割合が極めて小さくなってい
る。したがって、低原価のパッケージでは、プラスチッ
クス封入パッケージに移行している。プラスチックス封
入パッケージは、パワー半導体パッケージを含むすべて
の種類の半導体パッケージの価格を低下させたが、比較
的高出力の半導体デバイスのプラスチックス・パッケー
ジでは信頼性が問題であった。プラスチックス封入パッ
ケージは、低出力の半導体デバイスでは、動作中の絶対
温度上昇が高くないため、かなりの信頼性があった。
プラスチックス封入技術を用いてパッケージされたパワ
ー・デバイスの熱的性能を高めるためには通常金属性ヒ
ート・スプレッダが用いられる。
半導体デバイスはヒート・スプレッダに取付けられ、プ
ラスチックスにより、ヒー;−・スプレッダの、ヒート
・シンクに取付けるため露出させる部分を残して、半導
体デバイスを取付けた部分は封入される。金属半導体パ
ッケージ(この例ではトランジスタを用いた)における
ように、この部分全体が樹脂で封入される前に、半導体
デバイスとエミッタおよびベースのリードとの間に通常
ワイヤ・ボンディングを用いる。このようにして、ワイ
ヤ・ボンディングしたリードが、封入時にプラスチック
入内に設けられる。しかし、プラスチックス封人材、ヒ
ート・スプレッダおよびシリコンは、通常デバイスが用
いられる温度サイクルでは膨張・収縮率が異なる。これ
により、ワイヤ・ボンディングされたリードに応力が生
じ、これらのリードや接着部の端部が破損することが多
い。
したがって、これらのプラスチックス封入デバイスによ
り、完全にパッケージされたパワー半導体の価格は大幅
に下ったが、信頼性の問題が存在する。さらに上記のプ
ラスチックスによる封入技術は最も費用効果の高い量産
技術とはいえない。
それは、プラスチックスによる封入が完了するまで、ヒ
ート・スプレッダに取付後の半導体デバイスの試験を行
うことができないためである。デバイスの故障は、ヒー
ト・スプレッダに取付中に起る温度上昇により発生する
ことが多い、さらに。
完成したパッケージは印刷回路板、即ち次のよす高いレ
ベルのパッケージングに自動的に取付けることができな
い。
テープ・オートマチック・ボンディング(TAn)技術
は、大量にパッケージングを行うこの生産工程を自動化
することができるため、広く用いられている。この技術
の3例が上記の米国特許第4038744号、第428
3839号および第4、356374号明細書に示され
ている。米国特許第4038744号明細書には、前も
って配線パターンを描いたポリイミド・フィルム上に、
金属を蒸着し、所要の配線パターン中に残留領域を残す
ために、選択した部分をエツジングすることにより、半
導体チップを取付ける技術を開示している。米国特許第
4283839号明細書は、テープは導体自体で、ポリ
イミド等の基材を用ムないTAB取付法を開示している
。米国特許第4356374号明細書は、ビーム・リー
ドを半導体デバイスと基板の間に取付け、ビーム・リー
ド自体はポリイミド・テープ上に形成させるTAB技術
を述べている。これらの技術は量産には向いているが、
従来技術では、ヒート・シンクの技術が高度に自動化さ
れたTABパッケージング技術と両立しないため、パワ
ー・デバイスのパッケージングには向いていなかった。
D0発明が解決しようとする問題点 このように、廉価に高出力半導体デバイス・パッケージ
を提供するには、高度に自動化され、大量生産が可能で
、かつ極めて信頼性の高いパッケージングされた半導体
パワー・デバイスを得るべく製造工程中に試験をするこ
とができるようなパッケージング技術が、必要であるが
、そのようなパッケージング技術は、今まで存在しなか
った。
E0問題点を解決するための手段 本発明の目的は、半導体パワー・デバイスのためにテー
プ・オートマチック・ボンディング(TAB)技術が適
用できる小型パッケージを提供することである。
ポリイミド等のフィルムの帯状材すなわちテープを、複
数のパッケージの基材として用いる。このポリイミド・
フィルム上に、金属蒸着パターンを繰返し形成し、それ
ぞれの特定領域に、熱膨張整合材を繰返し取付ける0次
に、各熱膨張整合材に少く゛とも1つの半導体パワー・
デバイスを取付ける。実施例では、ビーム・リードによ
り半導体デバイスの部分を、パターン上の金属蒸着の部
分に接続する。ビーム・リードは第2のTAB技術によ
り取付けることもできる。
テープに取付け、接続した複数の半導体デバイスは自動
的に試験所に送られ、試験に不合格のデバイスは、以後
の工程から除外される。試験に合格したデバイスまたは
テープに複数のデバイスを取付けたアセンブリは、半導
体デバイスおよび熱膨張整合材のみを完全に封入する低
膨張のプラスチック材料を少量用いて不動態化する。こ
の複数のパッケージを含むテープは再試験され、各パッ
ケージはテープから切り離される。完全に試験を行った
パワー・デバイスを含む小型半導体パッケージは、次の
より高いレベルのパッケージング用基板に取付けること
ができる。
F、実施例 第1図は本発明による小型半導体パワー・デバイス・パ
ッケージの斜視図である。第1図に示すパッケージの構
造と、自動化された製造工程を説明するために、下部構
造および製造工程を示す第2図および第3図を参照する
と便利である。
第2図に、長い絶縁基材フィルム1を示す、このフィル
ムは、たとえばポリイミド・テープとすることができる
。既知のテープ・オートマチック・ボンディング(T 
A B )技術により、フィルム1には、TAB製造装
置による自動供給に適した複数のスプロケット2を設け
る。さらに、フィルム1には複数の開口部3,4および
5を設ける。第2図には開口部3,4および5の1組だ
けが示されているが、これらの開口部は第2図に示した
例と同じパターンで、繰返し設けるものとする。
次に、第3図は、開口部3,4および5の上にそれぞれ
金属蒸着パターン6.7および8を設けたフィルム1の
一部を示したものである。金属蒸着パターンはたとえば
銅で形成することができ、メッキおよびエツチング等の
既知の技術により、ポリイミド・フィルム1の上に形成
する。金属蒸着パターン6.7および8は、(テープの
半導体デバイス側に)熱膨張材およびビーム・リードを
はんだ付けまたは共融接着しくテープの反対側)を次の
より高いパッケージング・レベルにはんだ付け(または
他の接着技術)するのに都合の良いように、接着部分の
露出面の少くとも一部に金のフラッシングを行うと有利
である。
第1図は、金属蒸着パターン6.7および8を設けたフ
ィルム1の一部を示す、金属蒸着パターン8は、熱膨張
整合材に取付けられている。熱膨張整合材は、たとえば
銅・モリブデン・銅、または銅・インバー(Invar
)  ・銅のクラッドを用いる。+ Invar (T
axas Instrum+ents Inc、の登録
商機)はニッケル約36%を含有する合金銅である。
熱膨張整合材は金属蒸着パターン8にはんだ付けされ、
その裏面にもはんだ付けすることができる。半導体パワ
ー・デバイスは、通常シリコン・デバイスであるが、熱
膨張整合材9にはんだ付けされ、熱膨張整合材9の反対
側の面は金属蒸着パターン8にはんだ付けされる。
したがって、熱膨張整合材9は、第4図に示すように、
片側のシリコン半導体パワー・デバイス10の熱膨張と
、これとはかなり膨張率の異なる反対側のアルミニウム
等のヒート・シンク材の熱膨張を整合する。クラッドの
熱膨張整合材の寸法は、シリコン半導体パワー・デバイ
スと、次のより亮いレベルのパッケージングのヒート・
シンク(アルミニウム等)の膨張率により決定されるこ
とはいうまでもない。熱膨張整合材は、シリコン・パワ
ー・デバイスからの熱を、ヒート・シンクに伝導するよ
うに、熱の良導体であり、半導体パワー・デバイスの大
電流を通すように、電気の良導体Cな←ノればならなり
1゜ 第1図で、11および12は1対のビーム・リードを示
す。これは半導体パワー・デバイス1゜の領域を、それ
ぞれ金属蒸着パターン6および7に電気的に接続する。
たとえばトランジスタ植成におけるビーム・リードはベ
ースおよびエミッタのリードとすることができる。大電
流のパワー・デバイスでは、エミッタとベースのリード
は1寸法が異なり、トランジスタのベースのビーム・リ
ードよりエミッタのベース・リードの方をかなり大きく
することができる。
いうまでもなく、上記の小型パワー半導体デバイス・パ
ッケージの製造は完全に自動化されている。第2図およ
び第3図に示す金属蒸着パターンの繰返しを有する長い
フィルムを製造する場合、熱膨張整合材9と半導体パワ
ー・デバイス10の接続はTAB技術により行う、さら
にビーム・リード11および12の蒸着は、他のテープ
基材上に形成することができ、これらのビーム・リード
は、TAB技術によりこのパッケージに取付けることも
できる。
熱膨張整合材9.半導体パワー・デバイス10およびビ
ーム・リード11.12を、金属蒸着した部分8.6お
よび7にそれぞれ取付けた後1部分的に完成したパッケ
ージを含むフィルムは、自動検査所へ移され、試験機の
適切な試験用プローブ(図示されていない)を、金属蒸
着したパターン6.7および8の一部(たとえば下側)
に電気的に接触させて、部分的にパッケージングした半
導体デバイス10の特性を試験する。TAB技術で良く
知られた適当な手段により、この試験で不合格になった
未完成パッケージに「フラグ」が付けられ、以後の製造
工程から除外する。試験に合格した未完成パッケージは
、少くとも半導体パワー・デバイスを封入するために、
比較的少量の膨張率の低いプラスチック材料を付着させ
るステーション(図示されていない)に移される。構成
によっては、このプラスチック材料で半導体パワー・デ
バイスだけを封入し、熱膨張整合材全体は封入しない0
重合封人材等のプラスチック材は第1図では13で示し
、第1図に関しては、透明材料として示すが、この不動
態化材13は透明でない場合が多い0重合不動態化材は
、シリカをフィラーとした高純度エポキシ樹脂とするこ
とができる。
不動態化材を付着させた後、はぼ完成したパッケージを
取付けたフィルム1は再び試験所(図示されていない)
に移され、はぼ完成した小型半導体パワー・デバイス・
パッケージの最終試験を行う、この試験に合格したパッ
ケージは長いテープ1から取り外され、第2図および第
3図に示すスプロケット2のない、第1図に示すパッケ
ージとなる。したがって、第1図に示す小型パワー半導
体パッケージは完全に試験され、次のより高いレベルの
パッケージングに取付けることができる。
第4図は次のより高いレベルのパッケージングに取付け
た本発明の小型パワー半導体デバイス・パッケージング
の拡大側面図である。理解を容易にするため、第1図に
用いた番号を第4図にも使用している。さらに、不動態
化材13はこの図からは除外しているが、これは実際の
製品には使用される0本図は拡大図であるため、はんだ
または他の接着材の層も示しである。したがって、はん
だ層16により、熱膨張整合材9と、金属蒸着部8が接
着され、はんだ層17により、半導体パワー・デバイス
10と、熱膨張整合材9が接着される。同様に、はんだ
M2Sはビーム・リード12の一端を半導体デバイス1
0に接着するのに用いられ、はんだ層18はビーム・リ
ード12を金属蒸着部7に接着するのに用いられる。
本発明の小型パワー半一導体デバイス・パッケージを取
付ける5次のより高いレベルのパッケージングを20乃
至24で示す、金属蒸着した回路配線パターン20およ
び24は、メッキまたは他の付着技術により、比較的薄
い絶縁層21に取付ける。配線パターン20および24
は、たiえば銅とし、フィルム21は、たとえばポリイ
ミドとすることができる。適当な接着剤の層22は、フ
ィルム21をアルミニウム等の適当なヒー1−・シンク
材23に取付けるのに用いる。このように1本発明の小
型半導体パワー・デバイス・パッケージは、はんだM2
Oおよび31により、配線パターン20および24等に
取付けられる。したがってアルミニウムのヒート・シン
ク材23と、シリコン半導体パワー・デバイス10の接
着媒体の故障を防止するため、アルミニウムのヒート・
シンク23と、シリコン半導体パワー・デバイス10の
膨張率の差を、熱膨張整合材9が吸収することが明らか
に理解できる。
本発明を説明するため、単一のパワー・トランジスタ・
パッケージが用いられたが、第1図のパッケージは、パ
ワー供給のための一対のパワー・ダイオードを取付けた
構成とすることもできることはいうまでもない、この構
成は、たとえば各ダイオードのカソードを熱膨張整合材
9にはんだ付けし、ダイオードのアノードをビーム・リ
ード11および12を用いて金属蒸着部分6および7に
個別に接続したものである。もちろん、他の部品または
半導体デバイスの組合せも、このパッケージング技術に
より可能である。
G1発明の効果 本発明により、廉価な高信頼性の高出力半導体デバイス
・パッケージが得られる。これは1本発明による高出力
半導体デバイス・パッケージが、高度に自動化して大量
生産することができるものになったからであり、また、
製造工程中に試験をすることができるものになったがら
である。
【図面の簡単な説明】
第1図は本発明の半導体パワー・デバイス・パッケージ
の斜視図である。第2図は、金属蒸着前の、本発明によ
るパッケージの基材フィルムの平面図である。第3図は
、金属蒸着後の、本発明によるパッケージの基材フィル
ムの平面図である。 第4図は、代表的な次のより高いレベルのパッケージン
グに設けた本発明によるパワー半導体パッケージの拡大
側面図である。 1・・・・絶縁基材フィルム、6.7,8・・・・金属
蒸着パターン、9・・・・熱膨張整合材、10・・・・
半導体パワー・デバイス、11.12・・・・ビーム・
リード。 出願人  インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人  弁理士  岡  1) 次  生(外1名)

Claims (2)

    【特許請求の範囲】
  1. (1)表面上に少くとも2つの分離され、金属を蒸着し
    た部分を有する帯状誘電材と、 上記の金属を蒸着した部分の一方に取付けた熱膨張整合
    材と、 上記の熱膨張整合材に取付けた半導体パワー・デバイス
    と、 上記の半導体パワー・デバイスの電気接続部分を、上記
    の金属を蒸着した部分の他方に電気的に接続するビーム
    ・リードと、 を含む半導体パワー・デバイス・パッケージ。
  2. (2)上記の金属を蒸着した各部分の下に、上記の帯状
    誘電材を貫通する開口を有する請求範囲第(1)項記載
    の半導体パワー・デバイス・パッケージ。
JP60104134A 1984-07-31 1985-05-17 半導体パワ−・デバイス・パツケ−ジ Pending JPS6142928A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US63618984A 1984-07-31 1984-07-31
US636189 1984-07-31

Publications (1)

Publication Number Publication Date
JPS6142928A true JPS6142928A (ja) 1986-03-01

Family

ID=24550831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60104134A Pending JPS6142928A (ja) 1984-07-31 1985-05-17 半導体パワ−・デバイス・パツケ−ジ

Country Status (3)

Country Link
EP (1) EP0170022B1 (ja)
JP (1) JPS6142928A (ja)
DE (1) DE3573686D1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2603763B1 (fr) * 1986-09-09 1993-05-21 Renault Dispositif de connexion d'un commutateur statique de puissance precable de pattes conductrices souples
JP2504610B2 (ja) * 1990-07-26 1996-06-05 株式会社東芝 電力用半導体装置
US5395679A (en) * 1993-03-29 1995-03-07 Delco Electronics Corp. Ultra-thick thick films for thermal management and current carrying capabilities in hybrid circuits

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039066A (ja) * 1973-08-08 1975-04-10
JPS5081272A (ja) * 1973-11-16 1975-07-01

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132856A (en) * 1977-11-28 1979-01-02 Burroughs Corporation Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039066A (ja) * 1973-08-08 1975-04-10
JPS5081272A (ja) * 1973-11-16 1975-07-01

Also Published As

Publication number Publication date
EP0170022A3 (en) 1987-04-22
EP0170022B1 (en) 1989-10-11
EP0170022A2 (en) 1986-02-05
DE3573686D1 (en) 1989-11-16

Similar Documents

Publication Publication Date Title
US6920688B2 (en) Method for a semiconductor assembly having a semiconductor die with dual heat spreaders
US6314639B1 (en) Chip scale package with heat spreader and method of manufacture
US6833290B2 (en) Structure and method of forming a multiple leadframe semiconductor device
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US6707149B2 (en) Low cost and compliant microelectronic packages for high i/o and fine pitch
CN1153997A (zh) 改进的减小尺寸的集成芯片封装
JPS63239832A (ja) Icチップ用パッケージおよびその製造方法
US6204566B1 (en) Resin encapsulated electrode structure of a semiconductor device, mounted semiconductor devices, and semiconductor wafer including multiple electrode structures
US5239199A (en) Vertical lead-on-chip package
JPH0613436A (ja) キャリアのない集積回路パッケージ
US6476475B1 (en) Stacked SRAM die package
KR20040059742A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
US7312516B2 (en) Chip scale package with heat spreader
EP0495629B1 (en) Vertical lead-on-chip package
EP0170022B1 (en) Semiconductor power device package for surface mounting
JP3314574B2 (ja) 半導体装置の製造方法
US20030214019A1 (en) Packaging system for semiconductor devices
JP2924394B2 (ja) 半導体装置及びその製造方法
JPS6211014Y2 (ja)
KR100192395B1 (ko) 다층 패키지 구조 및 제조방법
Reiner VLSI Packaging
JPH07249733A (ja) 半導体装置
JPS6173353A (ja) 半導体装置
JPH012343A (ja) 半導体装置
JPH04239161A (ja) 樹脂封止型半導体装置