JPH0927717A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH0927717A JPH0927717A JP17519395A JP17519395A JPH0927717A JP H0927717 A JPH0927717 A JP H0927717A JP 17519395 A JP17519395 A JP 17519395A JP 17519395 A JP17519395 A JP 17519395A JP H0927717 A JPH0927717 A JP H0927717A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- resistor
- resistance
- oscillation
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 238000013016 damping Methods 0.000 abstract description 11
- 230000007423 decrease Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 電源投入時は発振しやすく、電源投入後所定
時間経過した後は高調波成分によるノイズの発生を抑え
る。 【構成】 発振振動子１の両端にコンデンサ２，３を接
続すると共に、発振振動子に並列にインバータ４を接続
し、このインバータ４の出力と発振振動子４の一端との
間に、第１抵抗１３と第１アナログスイッチ１２よりな
る第１の直列回路と、第１抵抗の抵抗値Ｒ１より小さい
第２抵抗１１と第２アナログスイッチ１０よりなる第２
の直列回路とを並列接続し、発振開始後所定時間経過す
るまでは第２アナログスイッチ１０のみをオンし、所定
時間経過後は一旦第１及び第２のアナログスイッチ１０
及び１２を共にオンし、その後第２アナログスイッチ１
０をオフする。
時間経過した後は高調波成分によるノイズの発生を抑え
る。 【構成】 発振振動子１の両端にコンデンサ２，３を接
続すると共に、発振振動子に並列にインバータ４を接続
し、このインバータ４の出力と発振振動子４の一端との
間に、第１抵抗１３と第１アナログスイッチ１２よりな
る第１の直列回路と、第１抵抗の抵抗値Ｒ１より小さい
第２抵抗１１と第２アナログスイッチ１０よりなる第２
の直列回路とを並列接続し、発振開始後所定時間経過す
るまでは第２アナログスイッチ１０のみをオンし、所定
時間経過後は一旦第１及び第２のアナログスイッチ１０
及び１２を共にオンし、その後第２アナログスイッチ１
０をオフする。
Description
【０００１】
【産業上の利用分野】本発明は、水晶もしくはセラミッ
クの振動子を用いて発振を行う発振回路に関する。
クの振動子を用いて発振を行う発振回路に関する。
【０００２】
【従来の技術】水晶もしくはセラミックの振動子を用い
た発振回路は、従来、図５に示すように、振動子１の両
端と接地間にコンデンサ２、３を接続し、ＣＭＯＳで構
成されたインバータ４を振動子１に並列に接続すると共
に、更に、インバータ４の出力端と振動子１の一端との
間にダンピング抵抗５を接続していた。通常、このイン
バータ４の出力は次段のインバータ７により方形波に整
形され、各回路に出力される。
た発振回路は、従来、図５に示すように、振動子１の両
端と接地間にコンデンサ２、３を接続し、ＣＭＯＳで構
成されたインバータ４を振動子１に並列に接続すると共
に、更に、インバータ４の出力端と振動子１の一端との
間にダンピング抵抗５を接続していた。通常、このイン
バータ４の出力は次段のインバータ７により方形波に整
形され、各回路に出力される。
【０００３】電子同調用のＬＳＩにおいても、このよう
な水晶発振回路が広く用いられており、例えば、ＦＭラ
ジオの場合は、基準クロックが４．５ＭＨｚの水晶発振
回路が用いられるが、この場合、基準クロック４．５Ｍ
Ｈｚの２０倍の高調波成分がＦＭラジオの受信帯域内に
発生すると、同周波数を受信したとき高調波成分がビー
ト音として出力されてしまい、音質を悪化させる。そこ
で、従来では、図５に示したダンピング抵抗５の値をあ
る程度大きくして高調波成分の発生を抑えるようにして
いた。
な水晶発振回路が広く用いられており、例えば、ＦＭラ
ジオの場合は、基準クロックが４．５ＭＨｚの水晶発振
回路が用いられるが、この場合、基準クロック４．５Ｍ
Ｈｚの２０倍の高調波成分がＦＭラジオの受信帯域内に
発生すると、同周波数を受信したとき高調波成分がビー
ト音として出力されてしまい、音質を悪化させる。そこ
で、従来では、図５に示したダンピング抵抗５の値をあ
る程度大きくして高調波成分の発生を抑えるようにして
いた。
【０００４】尚、インバータ４及びダンピング抵抗５
は、ＬＳＩ内部に構成され、端子６，７に外付け部品と
して振動子１及びコンデンサ２，３が接続される。
は、ＬＳＩ内部に構成され、端子６，７に外付け部品と
して振動子１及びコンデンサ２，３が接続される。
【０００５】
【発明が解決しようとする課題】上述したように、従来
の回路構成では、ダンピング抵抗５の抵抗値Ｒ１を大き
くすれば、高調波成分を小さく抑えることが可能となる
が、この抵抗値を大きくすると、電源投入時に発振しに
くくなるという問題が起こる。
の回路構成では、ダンピング抵抗５の抵抗値Ｒ１を大き
くすれば、高調波成分を小さく抑えることが可能となる
が、この抵抗値を大きくすると、電源投入時に発振しに
くくなるという問題が起こる。
【０００６】
【課題を解決するための手段】本発明は、発振振動子の
両端にコンデンサを接続すると共に、前記発振振動子に
並列にインバータを接続してなる発振回路において、発
振開始後所定時間経過した後は、前記インバータの出力
と前記発振振動子の一端との間に第１の抵抗を接続し、
発振開始後前記所定時間が経過するまでは、前記インバ
ータの出力と前記発振振動子の一端との間の抵抗値を前
記第１の抵抗より小さくすることによって、上記課題を
解決するものである。
両端にコンデンサを接続すると共に、前記発振振動子に
並列にインバータを接続してなる発振回路において、発
振開始後所定時間経過した後は、前記インバータの出力
と前記発振振動子の一端との間に第１の抵抗を接続し、
発振開始後前記所定時間が経過するまでは、前記インバ
ータの出力と前記発振振動子の一端との間の抵抗値を前
記第１の抵抗より小さくすることによって、上記課題を
解決するものである。
【０００７】また、本発明は、発振開始後前記所定時間
が経過するまでは、前記第１の抵抗に並列に第２の抵抗
を接続するようにしたことを特徴とする。また、本発明
は、発振開始後前記所定時間が経過するまでは、前記イ
ンバータの出力と前記発振振動子の一端との間に、前記
第１の抵抗に代えて第１の抵抗より抵抗値が小さい第２
の抵抗を挿入するようにしたことを特徴とする。
が経過するまでは、前記第１の抵抗に並列に第２の抵抗
を接続するようにしたことを特徴とする。また、本発明
は、発振開始後前記所定時間が経過するまでは、前記イ
ンバータの出力と前記発振振動子の一端との間に、前記
第１の抵抗に代えて第１の抵抗より抵抗値が小さい第２
の抵抗を挿入するようにしたことを特徴とする。
【０００８】また、本発明は、前記インバータの出力と
前記発振振動子の一端との間に、第１の抵抗と第１のス
イッチよりなる第１の直列回路と、前記第１の抵抗の抵
抗値より小さい第２の抵抗と第２のスイッチよりなる第
２の直列回路とを並列接続し、発振開始後所定時間経過
するまでは前記第２のスイッチのみをオンし、前記所定
時間経過後は第１及び第２のスイッチをオンし、その後
第２のスイッチをオフするようにしたことを特徴とす
る。
前記発振振動子の一端との間に、第１の抵抗と第１のス
イッチよりなる第１の直列回路と、前記第１の抵抗の抵
抗値より小さい第２の抵抗と第２のスイッチよりなる第
２の直列回路とを並列接続し、発振開始後所定時間経過
するまでは前記第２のスイッチのみをオンし、前記所定
時間経過後は第１及び第２のスイッチをオンし、その後
第２のスイッチをオフするようにしたことを特徴とす
る。
【０００９】
【作用】本発明では、発振開始後所定時間が経過するま
では、インバータの出力と発振振動子の一端との間の抵
抗値が小さくなるので、発振回路は発振しやすくなり、
発振開始後所定時間経過した後は、インバータの出力と
発振振動子の一端との間に、抵抗値がある程度大きい第
１の抵抗が接続されるので、高調波成分の発生が抑えら
れることとなり、実際の動作を行っているときには高調
波成分の影響を受けにくくなる。
では、インバータの出力と発振振動子の一端との間の抵
抗値が小さくなるので、発振回路は発振しやすくなり、
発振開始後所定時間経過した後は、インバータの出力と
発振振動子の一端との間に、抵抗値がある程度大きい第
１の抵抗が接続されるので、高調波成分の発生が抑えら
れることとなり、実際の動作を行っているときには高調
波成分の影響を受けにくくなる。
【００１０】
【実施例】図１は、本発明の実施例の構成を示す回路図
であり、図５の従来例と同一構成については同一の符号
を付している。この実施例においては、インバータ４と
端子７との間に、第１アナログスイッチ１０と第１抵抗
１１の直列回路を接続し、更に、この直列回路に並列
に、第２アナログスイッチ１２と第２抵抗１３との直列
回路を接続している。そして、抵抗１３の抵抗値は従来
の抵抗値Ｒ１と同様ある程度大きく設定されており、抵
抗１１の抵抗値Ｒ２は非常に小さく設定されている。
であり、図５の従来例と同一構成については同一の符号
を付している。この実施例においては、インバータ４と
端子７との間に、第１アナログスイッチ１０と第１抵抗
１１の直列回路を接続し、更に、この直列回路に並列
に、第２アナログスイッチ１２と第２抵抗１３との直列
回路を接続している。そして、抵抗１３の抵抗値は従来
の抵抗値Ｒ１と同様ある程度大きく設定されており、抵
抗１１の抵抗値Ｒ２は非常に小さく設定されている。
【００１１】また、ここでは、制御信号Ｓを遅延するた
めのＤフリップフロップ１４で構成された遅延回路が設
けられており、このＤフリップフロップ１４の反転Ｑ出
力を第１アナログスイッチ１０に入力し、制御信号Ｓを
第２アナログスイッチ１２に入力するようにしている。
ところで、図１に示す発振回路２３は、図４に示すＬＳ
Ｉ２０の一部の回路構成をを示すものであり、このＬＳ
Ｉ２０は、電子同調用のＰＬＬ回路２１とその制御を司
るマイコン部２２を内部に備えている。そして、マイコ
ン部２２は、電源ラインによって電源の投入を感知し、
電源投入から所定時間Ｔが経過したか否かを判定し、経
過したとき制御信号Ｓを出力する。
めのＤフリップフロップ１４で構成された遅延回路が設
けられており、このＤフリップフロップ１４の反転Ｑ出
力を第１アナログスイッチ１０に入力し、制御信号Ｓを
第２アナログスイッチ１２に入力するようにしている。
ところで、図１に示す発振回路２３は、図４に示すＬＳ
Ｉ２０の一部の回路構成をを示すものであり、このＬＳ
Ｉ２０は、電子同調用のＰＬＬ回路２１とその制御を司
るマイコン部２２を内部に備えている。そして、マイコ
ン部２２は、電源ラインによって電源の投入を感知し、
電源投入から所定時間Ｔが経過したか否かを判定し、経
過したとき制御信号Ｓを出力する。
【００１２】即ち、図３アに示すように電源電圧ＶDDが
立ち上がると、その後、所定時間Ｔの経過後に制御信号
Ｓは図３イに示すようにＨレベルになる。制御信号Ｓが
Ｌレベルであるときは、Ｄフリップフロップ１４の反転
Ｑ出力が、図３ウに示すようにＨレベルになっている。
従って、所定時間Ｔが経過するまでは、第１アナログス
イッチ１０はオンし、第２アナログスイッチ１２がオフ
するので、インバータ４の出力と端子７の間には、ダン
ピング抵抗として抵抗値が小さい抵抗１１のみが接続さ
れることとなる。よって、この期間では、抵抗１１とコ
ンデンサ３とで構成されるフィルタの係数は小さい値と
なり、発振回路は極めて発振しやすい状態となる。
立ち上がると、その後、所定時間Ｔの経過後に制御信号
Ｓは図３イに示すようにＨレベルになる。制御信号Ｓが
Ｌレベルであるときは、Ｄフリップフロップ１４の反転
Ｑ出力が、図３ウに示すようにＨレベルになっている。
従って、所定時間Ｔが経過するまでは、第１アナログス
イッチ１０はオンし、第２アナログスイッチ１２がオフ
するので、インバータ４の出力と端子７の間には、ダン
ピング抵抗として抵抗値が小さい抵抗１１のみが接続さ
れることとなる。よって、この期間では、抵抗１１とコ
ンデンサ３とで構成されるフィルタの係数は小さい値と
なり、発振回路は極めて発振しやすい状態となる。
【００１３】ところが、所定時間Ｔが経過すると、マイ
コン部２２からの制御信号Ｓが図３イの如くＨレベルに
なるので、第２アナログスイッチ１２もオンとなり、抵
抗１３が抵抗１１に並列接続されることとなる。更に、
Ｄフリップフロップ１４で定まる遅延時間ｔDが経過す
ると、Ｄフリップフロップ１４の反転Ｑ出力が図３ウに
示すようにＬレベルになるので、第１アナログスイッチ
１０はオフとなり、ダンピング抵抗としては、従来同
様、抵抗値がＲ１の抵抗１３のみが接続されることとな
る。従って、この場合には、抵抗１３とコンデンサ３と
で構成されるフィルタの係数は大きい値となり、カット
オフ周波数が下がって高調波成分の発生が抑えられるこ
ととなる。
コン部２２からの制御信号Ｓが図３イの如くＨレベルに
なるので、第２アナログスイッチ１２もオンとなり、抵
抗１３が抵抗１１に並列接続されることとなる。更に、
Ｄフリップフロップ１４で定まる遅延時間ｔDが経過す
ると、Ｄフリップフロップ１４の反転Ｑ出力が図３ウに
示すようにＬレベルになるので、第１アナログスイッチ
１０はオフとなり、ダンピング抵抗としては、従来同
様、抵抗値がＲ１の抵抗１３のみが接続されることとな
る。従って、この場合には、抵抗１３とコンデンサ３と
で構成されるフィルタの係数は大きい値となり、カット
オフ周波数が下がって高調波成分の発生が抑えられるこ
ととなる。
【００１４】ところで、上記実施例では、電源投入後所
定時間Ｔが経過するまでは、第２アナログスイッチ１２
をオフするようにしたが、図２に示すように、このアナ
ログスイッチ１２を取り除き、インバータ４と端子７と
の間に常に抵抗１３を接続するようにしてもよい。この
場合は、電源投入後所定時間Ｔが経過するまで、ダンピ
ング抵抗がＲ１とＲ２の並列抵抗値となるので、Ｒ１よ
りかなり小さな値となり、上述と同様の効果が得られ
る。
定時間Ｔが経過するまでは、第２アナログスイッチ１２
をオフするようにしたが、図２に示すように、このアナ
ログスイッチ１２を取り除き、インバータ４と端子７と
の間に常に抵抗１３を接続するようにしてもよい。この
場合は、電源投入後所定時間Ｔが経過するまで、ダンピ
ング抵抗がＲ１とＲ２の並列抵抗値となるので、Ｒ１よ
りかなり小さな値となり、上述と同様の効果が得られ
る。
【００１５】
【発明の効果】本発明によれば、電源投入時はダンピン
グ抵抗値が小さいので発振回路は発振しやすくなり、電
源投入後所定時間経過した後は、ダンピング抵抗値が大
きくなるので高調波成分によるノイズの発生を抑えるこ
とができるようになる。
グ抵抗値が小さいので発振回路は発振しやすくなり、電
源投入後所定時間経過した後は、ダンピング抵抗値が大
きくなるので高調波成分によるノイズの発生を抑えるこ
とができるようになる。
【図１】本発明の実施例の構成を示す回路図である。
【図２】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図３】実施例の動作を示すタイミングチャートであ
る。
る。
【図４】本発明を適用したＬＳＩ全体を示すブロック図
である。
である。
【図５】従来の発振回路を示す回路図である。
１ 発振振動子 ２，３ コンデンサ ４ インバータ ５ ダンピング抵抗 ６，７ 端子 １０，１２ アナログスイッチ １１，１３ 抵抗 １４ Ｄフリップフロップ ２０ ＬＳＩ ２１ ＰＬＬ回路 ２２ マイコン部 ２３ 発振回路
Claims (4)
- 【請求項１】 発振振動子の両端にコンデンサを接続す
ると共に、前記発振振動子に並列にインバータを接続し
てなる発振回路において、発振開始後所定時間経過した
後は、前記インバータの出力と前記発振振動子の一端と
の間に第１の抵抗を接続し、発振開始後前記所定時間が
経過するまでは、前記インバータの出力と前記発振振動
子の一端との間の抵抗値を前記第１の抵抗より小さくす
るようにしたことを特徴とする発振回路。 - 【請求項２】 発振開始後前記所定時間が経過するまで
は、前記第１の抵抗に並列に第２の抵抗を接続するよう
にしたことを特徴とする請求項１記載の発振回路。 - 【請求項３】 発振開始後前記所定時間が経過するまで
は、前記インバータの出力と前記発振振動子の一端との
間に、前記第１の抵抗に代えて第１の抵抗より抵抗値が
小さい第２の抵抗を挿入するようにしたことを特徴とす
る請求項１記載の発振回路。 - 【請求項４】 前記インバータの出力と前記発振振動子
の一端との間に、第１の抵抗と第１のスイッチよりなる
第１の直列回路と、前記第１の抵抗の抵抗値より小さい
第２の抵抗と第２のスイッチよりなる第２の直列回路と
を並列接続し、発振開始後所定時間経過するまでは前記
第２のスイッチのみをオンし、前記所定時間経過後は一
旦第１及び第２のスイッチをオンし、その後第２のスイ
ッチをオフするようにしたことを特徴とする請求項１記
載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17519395A JPH0927717A (ja) | 1995-07-11 | 1995-07-11 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17519395A JPH0927717A (ja) | 1995-07-11 | 1995-07-11 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0927717A true JPH0927717A (ja) | 1997-01-28 |
Family
ID=15991926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17519395A Pending JPH0927717A (ja) | 1995-07-11 | 1995-07-11 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0927717A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6930559B2 (en) | 2002-06-18 | 2005-08-16 | Yamaha Corporation | Oscillation state discrimination circuit and oscillation control circuit adapted to oscillation circuit |
| JP2006319599A (ja) * | 2005-05-12 | 2006-11-24 | Epson Toyocom Corp | 圧電発振器 |
-
1995
- 1995-07-11 JP JP17519395A patent/JPH0927717A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6930559B2 (en) | 2002-06-18 | 2005-08-16 | Yamaha Corporation | Oscillation state discrimination circuit and oscillation control circuit adapted to oscillation circuit |
| JP2006319599A (ja) * | 2005-05-12 | 2006-11-24 | Epson Toyocom Corp | 圧電発振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6366175B2 (en) | Temperature compensated oscillator, method of controlling temperature compensated oscillator, and wireless communication device | |
| TWI493864B (zh) | 振盪訊號產生裝置與其相關方法 | |
| US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
| JP3634753B2 (ja) | 同期信号発生器 | |
| JPH0927717A (ja) | 発振回路 | |
| JP2004304253A (ja) | 発振器とこれを用いた電子機器 | |
| US6496078B1 (en) | Activating on-chip oscillator using ring oscillator | |
| JPH0575343A (ja) | クロツク信号出力回路 | |
| JP2540059B2 (ja) | 固体振動子発振回路 | |
| JP2718191B2 (ja) | マイクロコンピュータのスタンバイ回路 | |
| JPS6143274Y2 (ja) | ||
| JPS6233400Y2 (ja) | ||
| JP2000216667A (ja) | クロック発振回路 | |
| JPH066134A (ja) | 水晶振動子を有する発振回路 | |
| JP3727670B2 (ja) | マイクロコントローラ | |
| US4457631A (en) | Attenuation-modulation circuit for generating electronic bell sounds for a timepiece | |
| JPH075944A (ja) | クロック逓倍回路 | |
| MY120737A (en) | High- frequency electronic device | |
| JP2007051939A (ja) | 電波時計 | |
| JPH0220930A (ja) | シンセサイザ・チューナ | |
| JP2579191B2 (ja) | 発振回路 | |
| JPH06162223A (ja) | シングルチップ・マイクロコンピュータ | |
| TW428309B (en) | Frequency adjusting method and device for oscillator built in the integrated circuit | |
| JPH02214311A (ja) | マイクロコンピユータの発振回路 | |
| JPH0352404A (ja) | 逓倍型水晶発振器 |